JPS62298078A - 磁気バブルメモリ素子作製方法 - Google Patents
磁気バブルメモリ素子作製方法Info
- Publication number
- JPS62298078A JPS62298078A JP61139224A JP13922486A JPS62298078A JP S62298078 A JPS62298078 A JP S62298078A JP 61139224 A JP61139224 A JP 61139224A JP 13922486 A JP13922486 A JP 13922486A JP S62298078 A JPS62298078 A JP S62298078A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- resin
- conductor pattern
- insulating film
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明
〔1既 要〕
磁気バブルメモリ素子の作製方法であって、導体パター
ン埋め込み溝を有する絶縁膜上に導体金属膜を形成し、
その上に樹脂を塗布して平坦化し、次いでドライエツチ
ングを施して平坦化度の高い導体パターンを形成する工
程において、導体パターン埋め込み溝の深さを導体金属
膜厚より葆<シ、且つ樹脂に、導体金属と絶縁膜のエツ
チング速度の中間の速度を有するものを使用することに
より平坦化度のさらに高い導体パターンの形成を可能と
する。
ン埋め込み溝を有する絶縁膜上に導体金属膜を形成し、
その上に樹脂を塗布して平坦化し、次いでドライエツチ
ングを施して平坦化度の高い導体パターンを形成する工
程において、導体パターン埋め込み溝の深さを導体金属
膜厚より葆<シ、且つ樹脂に、導体金属と絶縁膜のエツ
チング速度の中間の速度を有するものを使用することに
より平坦化度のさらに高い導体パターンの形成を可能と
する。
本発明は電子計算装置等の記ta装置に用いられる磁気
バブルメモリ素子に関するもので、さらに詳しく言えば
、その導体パターンの高い平坦化度が得られる磁気バブ
ルメモリ素子の作製方法に関するものである。
バブルメモリ素子に関するもので、さらに詳しく言えば
、その導体パターンの高い平坦化度が得られる磁気バブ
ルメモリ素子の作製方法に関するものである。
従来、バブルの転送用にパーマロイ等の軟磁性薄膜パタ
ーンを用いた磁気バブルメモリ素子においては、そのパ
ーマロイパターンがゲート駆動用の導体パターンと交差
する部分があるが、その部分ではパーマロイパターンに
段差ができ磁気的不連続部が形成され、バブルの転送が
阻害される現象がある。このため導体パターンとパーマ
ロイパターンとの間の中間絶縁層に平坦化度の良い樹脂
を用いているが、この場合も十分な平坦化は望めない。
ーンを用いた磁気バブルメモリ素子においては、そのパ
ーマロイパターンがゲート駆動用の導体パターンと交差
する部分があるが、その部分ではパーマロイパターンに
段差ができ磁気的不連続部が形成され、バブルの転送が
阻害される現象がある。このため導体パターンとパーマ
ロイパターンとの間の中間絶縁層に平坦化度の良い樹脂
を用いているが、この場合も十分な平坦化は望めない。
これに対し最近、次の如き平坦化法が開発されている。
第3図は従来の導体パターン平坦化を行なう6n気バブ
ルメモリ素子の作製方法を示す図である。
ルメモリ素子の作製方法を示す図である。
この方法は先ずa図の如< 4ff性ガーネツト1の上
に後で形成する4体パターン2と同じ厚さの第1のSi
O□iO□1!ff3を形成し、次にb図の如く絶縁膜
3に導体パターン2を形成するための溝4をバターニン
グする。次にC図の如(薄く第2のSiO□絶8m絶膜
m1漠5する。これは溝4の深さをコントロールし易く
するための前工程でガーネット結晶の面までエツチング
するためである。次にd図の如(第1の絶縁膜3と同じ
厚さに導体金属6を形成し、次いでe図の如(Si系樹
脂7を、その表面が平坦となるようにスピンコートする
。これをドライエツチングして溝4以外の導体金属6及
び樹脂7を除去して1図の如く導体パターン2を形成す
ると同時に平坦化するのである。
に後で形成する4体パターン2と同じ厚さの第1のSi
O□iO□1!ff3を形成し、次にb図の如く絶縁膜
3に導体パターン2を形成するための溝4をバターニン
グする。次にC図の如(薄く第2のSiO□絶8m絶膜
m1漠5する。これは溝4の深さをコントロールし易く
するための前工程でガーネット結晶の面までエツチング
するためである。次にd図の如(第1の絶縁膜3と同じ
厚さに導体金属6を形成し、次いでe図の如(Si系樹
脂7を、その表面が平坦となるようにスピンコートする
。これをドライエツチングして溝4以外の導体金属6及
び樹脂7を除去して1図の如く導体パターン2を形成す
ると同時に平坦化するのである。
上記従来方法でも、樹脂と導体金属とのドライエツチン
グ速度が異なるため(通常導体金属として用いるAuの
エツチング速度はSi系樹脂より速い)第1図fに示す
ように導体パターン2の上に樹脂7aが残り完全な平坦
化ができないという欠点があった。
グ速度が異なるため(通常導体金属として用いるAuの
エツチング速度はSi系樹脂より速い)第1図fに示す
ように導体パターン2の上に樹脂7aが残り完全な平坦
化ができないという欠点があった。
本発明はこのような点に鑑みて創作されたもので、簡易
な方法で導体パターンの平坦化ができる磁気バブルメモ
リ素子の作製方法を提供することを目的としている。
な方法で導体パターンの平坦化ができる磁気バブルメモ
リ素子の作製方法を提供することを目的としている。
このため本発明においては、るn性ガーネット10上に
第1のSiO□iO□11を形成する工程と、上記絶縁
膜11にフォトリソグラフィドライエツチングで導体パ
ターン埋め込み溝12を形成する工程と、磁性ガーネッ
ト10、導体パターン間の第2のSiO□iO□13を
形成する工程と、全面に導体金属14を蒸着する工程と
、全面に樹脂15をスピンコートして平坦化する工程と
、イオンビームエツチングにより非導体パターン部の導
体金属が消失するまで削る工程とよりなり、前記導体パ
ターン埋め込み溝12の深さはパターン形成後の導体金
属の膜厚より深くし、更に前記樹脂15にはそのエツチ
ング速度が前記導体金属14とSiO□iO□11.1
3との中間にある樹脂を用いることを特徴としている。
第1のSiO□iO□11を形成する工程と、上記絶縁
膜11にフォトリソグラフィドライエツチングで導体パ
ターン埋め込み溝12を形成する工程と、磁性ガーネッ
ト10、導体パターン間の第2のSiO□iO□13を
形成する工程と、全面に導体金属14を蒸着する工程と
、全面に樹脂15をスピンコートして平坦化する工程と
、イオンビームエツチングにより非導体パターン部の導
体金属が消失するまで削る工程とよりなり、前記導体パ
ターン埋め込み溝12の深さはパターン形成後の導体金
属の膜厚より深くし、更に前記樹脂15にはそのエツチ
ング速度が前記導体金属14とSiO□iO□11.1
3との中間にある樹脂を用いることを特徴としている。
導体パターン埋め込み溝の深さをパターン形成後の導体
金属膜厚より深くし、且つドライエツチングにおいて樹
脂のエツチング速度が導体金属と絶縁膜との中間にある
ことで、導体金属と樹脂間のエツチング速度差に起因す
る段差を、樹脂と絶縁膜間のエツチング速度差により相
殺することができ、導体パターンの平坦化が可能となる
。
金属膜厚より深くし、且つドライエツチングにおいて樹
脂のエツチング速度が導体金属と絶縁膜との中間にある
ことで、導体金属と樹脂間のエツチング速度差に起因す
る段差を、樹脂と絶縁膜間のエツチング速度差により相
殺することができ、導体パターンの平坦化が可能となる
。
第1図は本発明の詳細な説明するための図であり、a
% fはその工程を示す図である。
% fはその工程を示す図である。
図により本実施例を説明すると、先ずa図の如く磁性ガ
ーネット10上に第1のSiO□iO□11をパターン
形成後の導体パターン16の厚さより厚< (1¥さ
約4400人)形成する。次にb図の如くフォトリソグ
ラフィ・ドライエツチングで導体パターン埋め込み溝1
2をガーネット表面に達する深さに形成する。次にC図
の如く磁性ガーネットと導体パターン間の第2のSiO
□iO□13を薄く(厚さ1000人)形成する。次に
d図の如く全面に導体金属14 (例えばAuを厚さ3
300人)を蒸着する。次にe図の如く全面に樹脂15
(厚さ7000人程度)をスピンコート法で表面が平
坦となるように塗布する。次にこれをAr”イオンビー
ムエツチングにより非導体パターン部の導体金属が消失
するまで削り、f図の状態を得るのである。なお前記樹
脂15にはエツチング速度が導体金属14と5iOz絶
縁膜11.13との中間にあるものを選ぶ、第1表は導
体金属にAuを、樹脂にSi系樹脂を選んだときのエツ
チング速度である。
ーネット10上に第1のSiO□iO□11をパターン
形成後の導体パターン16の厚さより厚< (1¥さ
約4400人)形成する。次にb図の如くフォトリソグ
ラフィ・ドライエツチングで導体パターン埋め込み溝1
2をガーネット表面に達する深さに形成する。次にC図
の如く磁性ガーネットと導体パターン間の第2のSiO
□iO□13を薄く(厚さ1000人)形成する。次に
d図の如く全面に導体金属14 (例えばAuを厚さ3
300人)を蒸着する。次にe図の如く全面に樹脂15
(厚さ7000人程度)をスピンコート法で表面が平
坦となるように塗布する。次にこれをAr”イオンビー
ムエツチングにより非導体パターン部の導体金属が消失
するまで削り、f図の状態を得るのである。なお前記樹
脂15にはエツチング速度が導体金属14と5iOz絶
縁膜11.13との中間にあるものを選ぶ、第1表は導
体金属にAuを、樹脂にSi系樹脂を選んだときのエツ
チング速度である。
第 1 表
なお、第2のSiO□絶縁膜13の厚さり、と、導体金
属14の厚さh2が与えられたとき、第1の5iOz絶
縁膜11の厚さり、は第2図から次の様にして求められ
る。
属14の厚さh2が与えられたとき、第1の5iOz絶
縁膜11の厚さり、は第2図から次の様にして求められ
る。
第2図において完全な平坦化を行なうには、導体金属1
4の段差h4に相当する厚さの樹脂をエツチングする所
要時間と、導体金属14及び厚さくha hz)の
5iOzをエツチングする時間とが等しくなれば良い。
4の段差h4に相当する厚さの樹脂をエツチングする所
要時間と、導体金属14及び厚さくha hz)の
5iOzをエツチングする時間とが等しくなれば良い。
即ち
v、 V2 V。
導体金属の段差h4は第1のSin、絶縁膜の厚さh3
に等しいから、(1)式は、 V、 V2 V。
に等しいから、(1)式は、 V、 V2 V。
となり、 (2)弐より
となる。(3)弐に第1表の値を代入すると、hi=1
.336hz となる。前記の如く導体金属14を/l、uとしその厚
さh2を3300人とし、樹脂15にSi系樹脂を用い
たときは、第1のSiO□絶縁膜11の厚さhlは、3
300人X 1.336 =4409人となる。
.336hz となる。前記の如く導体金属14を/l、uとしその厚
さh2を3300人とし、樹脂15にSi系樹脂を用い
たときは、第1のSiO□絶縁膜11の厚さhlは、3
300人X 1.336 =4409人となる。
以上の如く本実施例によれば、第1のSiO□絶縁膜の
厚さを導体金属の厚さより大とすると共に平坦化用樹脂
にそのエツチング速度がSiO□と導体金属との中間に
ある樹脂を用いることにより完全な平坦化が得られる。
厚さを導体金属の厚さより大とすると共に平坦化用樹脂
にそのエツチング速度がSiO□と導体金属との中間に
ある樹脂を用いることにより完全な平坦化が得られる。
以上述べてきたように本発明によれば、掻めて簡易な方
法で、導体パターンを平坦化した磁気バブルメモリ素子
を提供することができ、実用的には極めて有用である。
法で、導体パターンを平坦化した磁気バブルメモリ素子
を提供することができ、実用的には極めて有用である。
第1図及び第2図は本発明の詳細な説明するための図、
第3図は従来の磁気バブルメモリ素子の作製方法を説明
するための図である。 第1図、第2図において、 10は磁性ガーネット、 11 は第肴Oz&色別ゑ月々、 12は導体パターン埋め込み溝、 13は第2の5ift絶縁膜 14は導体金属、 15は樹脂、 16は導体パターンである。
するための図である。 第1図、第2図において、 10は磁性ガーネット、 11 は第肴Oz&色別ゑ月々、 12は導体パターン埋め込み溝、 13は第2の5ift絶縁膜 14は導体金属、 15は樹脂、 16は導体パターンである。
Claims (1)
- 【特許請求の範囲】 1、磁性ガーネット(10)上に第1のSiO_2絶縁
膜(11)を形成する工程と、 上記絶縁膜(11)にフォトリソグラフィドライエッチ
ングで導体パターン埋め込み溝(12)を形成する工程
と、 磁性ガーネット(10)、導体パターン間の第2のSi
O_2絶縁膜(13)を形成する工程と、全面に導体金
属(14)を蒸着する工程と、全面に樹脂(15)をス
ピンコートして平坦化する工程と、 イオンビームエッチングにより非導体パターン部の導体
金属が消失するまで削る工程とよりなり、前記導体パタ
ーン埋め込み溝(12)の深さはパターン形成後の導体
金属の膜厚より深くし、更に前記樹脂(15)にはその
エッチング速度が前記導体金属(14)とSiO_2絶
縁膜(11、13)との中間にある樹脂を用いることを
特徴とする磁気バブルメモリ素子作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61139224A JPS62298078A (ja) | 1986-06-17 | 1986-06-17 | 磁気バブルメモリ素子作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61139224A JPS62298078A (ja) | 1986-06-17 | 1986-06-17 | 磁気バブルメモリ素子作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62298078A true JPS62298078A (ja) | 1987-12-25 |
Family
ID=15240387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61139224A Pending JPS62298078A (ja) | 1986-06-17 | 1986-06-17 | 磁気バブルメモリ素子作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62298078A (ja) |
-
1986
- 1986-06-17 JP JP61139224A patent/JPS62298078A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4007103A (en) | Planarizing insulative layers by resputtering | |
| US3602635A (en) | Micro-circuit device | |
| EP0046165A2 (en) | Method of fabrication of planar bubble domain device structures | |
| JPS62298078A (ja) | 磁気バブルメモリ素子作製方法 | |
| KR900000046B1 (ko) | 마그네틱 버블 메모리칩을 제조하는 방법 | |
| JP2814750B2 (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPH0469418B2 (ja) | ||
| JPH0447886B2 (ja) | ||
| JPH02180052A (ja) | 半導体装置の製造方法 | |
| JPS58197851A (ja) | 半導体装置の製造方法 | |
| KR100192477B1 (ko) | 아이씨칩에 내장된 변압기의 구조 및 제조방법 | |
| KR960008559B1 (ko) | 반도체 소자의 미세 콘택홀 형성방법 | |
| JPS59926A (ja) | アルミニウム膜の選択エツチング法 | |
| JPS6246967B2 (ja) | ||
| JPS6370992A (ja) | 磁気バブルメモリ素子の製造方法 | |
| KR930014802A (ko) | 상, 하부 도전층 사이의 층간절연층 제조방법 | |
| JPS60138715A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JPS6297335A (ja) | 薄膜形成方法 | |
| JPS61276208A (ja) | コイル製造法 | |
| JPS598908B2 (ja) | バブル・メモリ・チツプの製造方法 | |
| JPS6116549A (ja) | 半導体装置の製造方法 | |
| JPS62217486A (ja) | 磁気バブルメモリチツプの製造方法 | |
| JPS6362255A (ja) | 半導体装置の平坦化方法 | |
| JPH07182620A (ja) | 水平型薄膜磁気ヘッド及びその製造方法 | |
| JPS5895839A (ja) | 半導体装置の製造方法 |