JPS6370992A - 磁気バブルメモリ素子の製造方法 - Google Patents
磁気バブルメモリ素子の製造方法Info
- Publication number
- JPS6370992A JPS6370992A JP61216439A JP21643986A JPS6370992A JP S6370992 A JPS6370992 A JP S6370992A JP 61216439 A JP61216439 A JP 61216439A JP 21643986 A JP21643986 A JP 21643986A JP S6370992 A JPS6370992 A JP S6370992A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist pattern
- layer
- thin film
- metallic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
通常のドライエツチング法では全階パターンの側面と基
板のなす角度が急峻になり、その上に形成される軟磁性
体パターンの平坦化が困難になる。
板のなす角度が急峻になり、その上に形成される軟磁性
体パターンの平坦化が困難になる。
そこで金属パターンの側面と基板のなす角度を緩やかに
する工程を付加し、その上に形成される軟磁性体パター
ンの平坦化を容易にしてものである。
する工程を付加し、その上に形成される軟磁性体パター
ンの平坦化を容易にしてものである。
本発明は軟磁性体パターンからなる転送路を有する磁気
バブルメモリ素子の製造方法に関する。
バブルメモリ素子の製造方法に関する。
第２図は磁気バブルメモリ素子の層構成を示す断面図で
ある。
ある。
軟磁性体転送路型の磁気バブルメモリ素子は第２図（ａ
）に示す如く、ＧＧＧ （ガドリニウム・ガリウム・ガ
ーネット）基板上に生成された磁性ガーネット等の磁性
薄膜１、パーマロイ等の軟磁性体で形成された機能ゲー
トパターン２１や、情報格納パターン２２や、機能ゲー
トパターン２１と情報格納パターン２２とを結合する接
続パターン２３等を含む軟磁性体転送路２、磁性薄膜１
と機能ゲートパターン２１の間に形成され機能ゲートを
制御する制御用導体３、磁性薄膜１と制御用導体３とを
絶縁する第１の絶縁層４１、制御用導体３により生じた
凹部に形成される第２の絶縁層４２、軟磁性体転送路２
の下に形成され制御用導体３と機能ゲートパターン２１
との間、或いは磁性薄膜１と情報格納パターン２２との
間を絶縁する第３の絶縁層４３等で構成されている。
）に示す如く、ＧＧＧ （ガドリニウム・ガリウム・ガ
ーネット）基板上に生成された磁性ガーネット等の磁性
薄膜１、パーマロイ等の軟磁性体で形成された機能ゲー
トパターン２１や、情報格納パターン２２や、機能ゲー
トパターン２１と情報格納パターン２２とを結合する接
続パターン２３等を含む軟磁性体転送路２、磁性薄膜１
と機能ゲートパターン２１の間に形成され機能ゲートを
制御する制御用導体３、磁性薄膜１と制御用導体３とを
絶縁する第１の絶縁層４１、制御用導体３により生じた
凹部に形成される第２の絶縁層４２、軟磁性体転送路２
の下に形成され制御用導体３と機能ゲートパターン２１
との間、或いは磁性薄膜１と情報格納パターン２２との
間を絶縁する第３の絶縁層４３等で構成されている。
かかる磁気バブルメモリ素子において第２図（ａ）に示
す如く、磁性薄膜１と制御用導体３の側面とのなす角度
θが急峻な場合は、その上に形成された機能ゲートパタ
ーン２１に高低が急激に変化する断層部２１ａが生じ、
その部分において垂直磁化の影響を強（受けるため磁気
バブルの転送特性が阻害される。そこで通常は図示の如
く制御用導体３により生じた凹部に第２の絶縁層４２を
形成し、機能ゲートパターン２１の高低の変化を緩やか
にしている。しかし機能ゲートパターンや接続パターン
を形成できる領域は、高密度化された磁気バブルメモリ
素子では限定されており、絶縁層４２を形成することに
よって高低の変化を緩やかにしても、限定された領域に
おける機能ゲートパターンの平坦化には限度がある。
す如く、磁性薄膜１と制御用導体３の側面とのなす角度
θが急峻な場合は、その上に形成された機能ゲートパタ
ーン２１に高低が急激に変化する断層部２１ａが生じ、
その部分において垂直磁化の影響を強（受けるため磁気
バブルの転送特性が阻害される。そこで通常は図示の如
く制御用導体３により生じた凹部に第２の絶縁層４２を
形成し、機能ゲートパターン２１の高低の変化を緩やか
にしている。しかし機能ゲートパターンや接続パターン
を形成できる領域は、高密度化された磁気バブルメモリ
素子では限定されており、絶縁層４２を形成することに
よって高低の変化を緩やかにしても、限定された領域に
おける機能ゲートパターンの平坦化には限度がある。
かかる高密度化された磁気バブルメモリ素子において第
２図（′ｂ）に示す如く、磁性薄膜１と制御用導体３の
側面とのなす角度θを緩やかにすることができれば、断
層部２１ａの傾斜が一層緩やかになって垂直磁化の影響
を弱めることができる。また断層部２１ａの傾斜を従来
と同等にした場合は第２の絶縁層４２を薄くすることが
可能になり、接続パターン２３の形成領域が縮小されて
磁気バブルメモリ素子を高密度化する上で有利になる。
２図（′ｂ）に示す如く、磁性薄膜１と制御用導体３の
側面とのなす角度θを緩やかにすることができれば、断
層部２１ａの傾斜が一層緩やかになって垂直磁化の影響
を弱めることができる。また断層部２１ａの傾斜を従来
と同等にした場合は第２の絶縁層４２を薄くすることが
可能になり、接続パターン２３の形成領域が縮小されて
磁気バブルメモリ素子を高密度化する上で有利になる。
そこで高密度化された磁気バブルメモリ素子の製造にお
いて、導電体または軟磁性体からなる金属パターンを形
成するに際し、金属パターンの側面と磁性薄膜とのなす
角度を緩やかにする製造方法の開発が望まれている。
いて、導電体または軟磁性体からなる金属パターンを形
成するに際し、金属パターンの側面と磁性薄膜とのなす
角度を緩やかにする製造方法の開発が望まれている。
第３図は従来の製造方法を示す断面図である。
磁気バブルメモリ素子の製造において金属パターンの形
成は、高精度な金属パターンを形成できるドライエツチ
ング法、例えばイオンミリング加工等の方法が用いられ
る。
成は、高精度な金属パターンを形成できるドライエツチ
ング法、例えばイオンミリング加工等の方法が用いられ
る。
即ち第３図（ａ）に示す如（Ｓｉ０２の膜からなる第１
の絶縁Ｎ４１を介して、磁性薄膜１の丘に導電体からな
る金属層３１が形成されており、金属層３１のとにはフ
ォトリソグラフィ技術を用いてレジストパターン３２が
形成される。
の絶縁Ｎ４１を介して、磁性薄膜１の丘に導電体からな
る金属層３１が形成されており、金属層３１のとにはフ
ォトリソグラフィ技術を用いてレジストパターン３２が
形成される。
従来の製造方法ではレジストパターン３２を通して直接
金属層３１をエツチングしており、第３図（ｂｌに示す
如くレジストパターン３２と金属層３１の露出部分が、
エツチングによって除去されて制御用導体３が形成され
る。
金属層３１をエツチングしており、第３図（ｂｌに示す
如くレジストパターン３２と金属層３１の露出部分が、
エツチングによって除去されて制御用導体３が形成され
る。
しかし従来のようにレジストパターンを通して直接金属
層をエツチングする方法は、金属パターン３の側面と磁
性薄膜１とのなす角度θがエツチング条件によって定ま
り、常に急峻で緩やかな角度を有する金属パターンが形
成できない。またこの角度が急峻になると第３図山）に
示す如く根元の近傍で第１の絶縁層４１までエツチング
され、更に第１の絶縁層４１が薄い場合は磁性薄膜ｌま
でエツチングされて、磁気バブルの伝播特性が阻害され
るという問題があった。
層をエツチングする方法は、金属パターン３の側面と磁
性薄膜１とのなす角度θがエツチング条件によって定ま
り、常に急峻で緩やかな角度を有する金属パターンが形
成できない。またこの角度が急峻になると第３図山）に
示す如く根元の近傍で第１の絶縁層４１までエツチング
され、更に第１の絶縁層４１が薄い場合は磁性薄膜ｌま
でエツチングされて、磁気バブルの伝播特性が阻害され
るという問題があった。
第１図は本発明になる製造方法を示す断面図である。な
お全図を通し同じ対象物は同一記号で表している。
お全図を通し同じ対象物は同一記号で表している。
上記問題点はイオンミリング加工等のドライエツチング
法によって、導電体または軟磁性体からなる金属パター
ンを形成するに際し、先ず導電体または軟磁性体からな
る金回層３１の上に、フォトリソグラフィ技術を用いて
レジストパターン３２を形成し、次いでレジストパター
ン３２と露出した金属Ｎ３１の上に樹脂層３３を被着せ
しめ、しかる後ドライエツチング法によって金属パター
ン３を形成する、本発明になる磁気バブルメモリ素子の
製造方法によって解決される。
法によって、導電体または軟磁性体からなる金属パター
ンを形成するに際し、先ず導電体または軟磁性体からな
る金回層３１の上に、フォトリソグラフィ技術を用いて
レジストパターン３２を形成し、次いでレジストパター
ン３２と露出した金属Ｎ３１の上に樹脂層３３を被着せ
しめ、しかる後ドライエツチング法によって金属パター
ン３を形成する、本発明になる磁気バブルメモリ素子の
製造方法によって解決される。
第１図においてレジストパターンと露出した金属層の上
に樹脂層を被着せしめて、金属パターンを形成する際の
エツチング速度を部分的に制御することにより、側面と
磁性薄膜とのなす角度が緩やかな金属パターンを形成す
ることができる。
に樹脂層を被着せしめて、金属パターンを形成する際の
エツチング速度を部分的に制御することにより、側面と
磁性薄膜とのなす角度が緩やかな金属パターンを形成す
ることができる。
以下第１図により本発明の実施例について説明する。
第１図（ａｌに示す如＜ＳｉＯ２の膜からなる第１の絶
縁層４１を介して、磁性薄膜１の上に導電体からなる金
属Ｍ３１が形成されており、金属層３１の上にはフォト
リソグラフィ技術を用いてレジストパターン３２が形成
される。
縁層４１を介して、磁性薄膜１の上に導電体からなる金
属Ｍ３１が形成されており、金属層３１の上にはフォト
リソグラフィ技術を用いてレジストパターン３２が形成
される。
次いでレジストパターン３２と露出した金属層３１の上
に、第１図中）に示す如くスピンコード法等によって樹
脂層３３を被着せしめる。なお樹脂層はレジスト膜等の
粘性の低い膜の法が優れた結果が得られる。
に、第１図中）に示す如くスピンコード法等によって樹
脂層３３を被着せしめる。なお樹脂層はレジスト膜等の
粘性の低い膜の法が優れた結果が得られる。
しかる後ドライエツチング法によって樹脂層３３とレジ
ストパターン３２と金属層３１の露出部分を除去すると
、レジストパターン３２の側面に被着された樹脂層によ
って、レジストパターン３２に隣接する金属層３１のエ
ツチング速度が緩慢になり、第１図（Ｃ１に示す如く側
面と磁性薄膜とのなす角度θが緩やかな金属パターン３
を形成することができる。
ストパターン３２と金属層３１の露出部分を除去すると
、レジストパターン３２の側面に被着された樹脂層によ
って、レジストパターン３２に隣接する金属層３１のエ
ツチング速度が緩慢になり、第１図（Ｃ１に示す如く側
面と磁性薄膜とのなす角度θが緩やかな金属パターン３
を形成することができる。
しかも側面と磁性薄膜とのなす角度が緩やかになるため
、第１図（Ｃ）に示す如く根元の近傍で絶縁層をエツチ
ングする作用が弱まり、磁性薄膜までエツチングされる
という現象を皆無にすることができる。
、第１図（Ｃ）に示す如く根元の近傍で絶縁層をエツチ
ングする作用が弱まり、磁性薄膜までエツチングされる
という現象を皆無にすることができる。
上述の如く本発明によれば導電体または軟磁性体からな
る金属パターンを形成するに際し、金属パターンの側面
と磁性薄膜とのなす角度を緩やかにする、磁気バブルメ
モリ素子の製造方法を提供することができる。
る金属パターンを形成するに際し、金属パターンの側面
と磁性薄膜とのなす角度を緩やかにする、磁気バブルメ
モリ素子の製造方法を提供することができる。
第１図は本発明になる製造方法を示す断面図、第２図は
磁気バブルメモリ素子の層構成を示す断面図、 第３図は従来の製造方法を示す断面図、である。図にお
いて １は磁性薄膜、 ３は金属パターン、３１は金属層
、 ３２はレジストパターン、３３は樹脂層、
４１は絶縁層、 をそれぞれ表す。 （ａ） （ｂ） （Ｃ） 第 １ 圀 （ａン （Ｉ）） 〃 樹気バグルノモソ秦子ｑ４構成）宥請ｎカえ聾 ２ 履 （ｂ） ゝθ 梵し梨迭７法？相酊命四 第５ 凹
磁気バブルメモリ素子の層構成を示す断面図、 第３図は従来の製造方法を示す断面図、である。図にお
いて １は磁性薄膜、 ３は金属パターン、３１は金属層
、 ３２はレジストパターン、３３は樹脂層、
４１は絶縁層、 をそれぞれ表す。 （ａ） （ｂ） （Ｃ） 第 １ 圀 （ａン （Ｉ）） 〃 樹気バグルノモソ秦子ｑ４構成）宥請ｎカえ聾 ２ 履 （ｂ） ゝθ 梵し梨迭７法？相酊命四 第５ 凹
Claims (1)
- 【特許請求の範囲】 イオンミリング加工等のドライエッチング法によって、
導電体または軟磁性体からなる金属パターンを形成する
に際し、 先ず導電体または軟磁性体からなる金属層（３１）の上
に、フォトリソグラフィ技術を用いてレジストパターン
（３２）を形成し、 次いで該レジストパターン（３２）と露出した該金属層
（３１）の上に樹脂層（３３）を被着せしめ、しかる後
ドライエッチング法によって金属パターン（３）を形成
することを特徴とした磁気バブルメモリ素子の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61216439A JPS6370992A (ja) | 1986-09-12 | 1986-09-12 | 磁気バブルメモリ素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61216439A JPS6370992A (ja) | 1986-09-12 | 1986-09-12 | 磁気バブルメモリ素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6370992A true JPS6370992A (ja) | 1988-03-31 |
Family
ID=16688557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61216439A Pending JPS6370992A (ja) | 1986-09-12 | 1986-09-12 | 磁気バブルメモリ素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6370992A (ja) |
-
1986
- 1986-09-12 JP JP61216439A patent/JPS6370992A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4841624A (en) | Method of producing a thin film magnetic head | |
| US4536249A (en) | Integrated circuit processing methods | |
| US4351698A (en) | Variable sloped etching of thin film heads | |
| JPS6236636B2 (ja) | ||
| JPH0380410A (ja) | 薄膜磁気ヘッドおよびその製造方法 | |
| JPH0320811B2 (ja) | ||
| KR900000046B1 (ko) | 마그네틱 버블 메모리칩을 제조하는 방법 | |
| JPH02143905A (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPS63201979A (ja) | 磁気バブルメモリ素子 | |
| JPH0249017B2 (ja) | ||
| JPS5913103B2 (ja) | 磁気バブルメモリ素子 | |
| JPS62149135A (ja) | パタ−ン形成方法 | |
| JPS6374190A (ja) | 磁気バブルメモリ素子の製造方法 | |
| JPS62205509A (ja) | 薄膜磁気ヘツド | |
| JPH07182620A (ja) | 水平型薄膜磁気ヘッド及びその製造方法 | |
| JPS6115492B2 (ja) | ||
| JPS62239491A (ja) | 磁気バブルメモリ素子 | |
| JPH01220212A (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPS62226411A (ja) | 磁気抵抗効果ヘツド及びその製造方法 | |
| JPH03147506A (ja) | レジストパターンの形成方法 | |
| JPS60101707A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JPS63119091A (ja) | 磁気バブルメモリ素子の製造方法 | |
| JPS62298078A (ja) | 磁気バブルメモリ素子作製方法 | |
| JPS6035394A (ja) | バブルメモリ素子の製造方法 | |
| JPH0291920A (ja) | 半導体装置の最小接続窓の形成方法 |