JPS6297335A - 薄膜形成方法 - Google Patents
薄膜形成方法Info
- Publication number
- JPS6297335A JPS6297335A JP60236335A JP23633585A JPS6297335A JP S6297335 A JPS6297335 A JP S6297335A JP 60236335 A JP60236335 A JP 60236335A JP 23633585 A JP23633585 A JP 23633585A JP S6297335 A JPS6297335 A JP S6297335A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer
- sacrifice layer
- film pattern
- sacrificial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、薄膜パターンの段差を平坦化する薄膜形成方
法に関するものである。
法に関するものである。
（従来の技術）
急峻な段差を有する薄膜パターン上に薄膜層を積層する
とき、次のような問題が生じる。（１）段差部でのレジ
スト膜厚の変化によるレジストパターン幅のばらつきが
生じる。（２）段差部でのエツチング不良（エツチング
不足や過多）が生じゃすい。（３）段差部では膜の被膜
や膜質が悪い。
とき、次のような問題が生じる。（１）段差部でのレジ
スト膜厚の変化によるレジストパターン幅のばらつきが
生じる。（２）段差部でのエツチング不良（エツチング
不足や過多）が生じゃすい。（３）段差部では膜の被膜
や膜質が悪い。
これらの問題を解決するため、エッチバック法と呼ばれ
る表面平坦化法が開発されている。この方法について第
２図に基づいて説明する。
る表面平坦化法が開発されている。この方法について第
２図に基づいて説明する。
同図において、基板１上に薄膜パターン２を形成し、Ｓ
ｉＯ□などの被覆層３をスパッタリングなどで付着する
（第２図（ａ）） 、つぎにフォトレジストなどの有機
膜の犠牲層４を平担に塗布（第２図（ｂ）） したのち
、犠牲層表面から一様にイオンミリングなどの物理的エ
ツチング手段によりエッチバックすることにより平坦化
する（第２図（０））。
ｉＯ□などの被覆層３をスパッタリングなどで付着する
（第２図（ａ）） 、つぎにフォトレジストなどの有機
膜の犠牲層４を平担に塗布（第２図（ｂ）） したのち
、犠牲層表面から一様にイオンミリングなどの物理的エ
ツチング手段によりエッチバックすることにより平坦化
する（第２図（０））。
（参考文献： Ｊ、Ｅｌｅｃｔｒｏｃｈｅｍ、Ｓｏｃ、
１２６（１９７９）１５３１）（発明が解決しようとす
る問題点） 従来の方法においては、薄膜パターンの段差が大きい場
合（たとえば、３μｍ以上）、あるいは薄膜パターン幅
が大きい場合（たとえば、１０μｍ以上）には、表面を
充分に平坦化するために犠牲層をかなり厚く塗布する必
要があり、エッチバックの時間が長くなり、再現性が悪
くなるなどの欠点があった。また、レジストなどの犠牲
層表面は完全に平坦でなく、うねっているため、エッチ
バック後の表面もうねりがある等の欠点があった。
１２６（１９７９）１５３１）（発明が解決しようとす
る問題点） 従来の方法においては、薄膜パターンの段差が大きい場
合（たとえば、３μｍ以上）、あるいは薄膜パターン幅
が大きい場合（たとえば、１０μｍ以上）には、表面を
充分に平坦化するために犠牲層をかなり厚く塗布する必
要があり、エッチバックの時間が長くなり、再現性が悪
くなるなどの欠点があった。また、レジストなどの犠牲
層表面は完全に平坦でなく、うねっているため、エッチ
バック後の表面もうねりがある等の欠点があった。
本発明の目的は、従来の欠点を解消し、段差が大きい場
合、あるいは凸部パターン幅が大きい場合でも、犠牲層
厚さを段差と同程度あるいはそれ以下でよく、従来のエ
ッチバック法に比べてエッチバック時間の短縮および再
現性の向上がはかれる薄膜形式方法を提供することであ
る。
合、あるいは凸部パターン幅が大きい場合でも、犠牲層
厚さを段差と同程度あるいはそれ以下でよく、従来のエ
ッチバック法に比べてエッチバック時間の短縮および再
現性の向上がはかれる薄膜形式方法を提供することであ
る。
（問題点を解決するための手段）
本発明の薄膜形成方法は、所定形状の薄膜パターンを含
む基板全面に被覆層を形成する工程と、この被覆層上に
犠牲層となる薄膜層を塗布する工程と、前記犠牲層のう
ち、薄膜パターン上部だけの犠牲層を除去する工程と、
加熱して犠牲層を変形させる工程と、犠牲層がなくなる
まで表面をイオンシリングなどの物理的エツチングを施
すものである。
む基板全面に被覆層を形成する工程と、この被覆層上に
犠牲層となる薄膜層を塗布する工程と、前記犠牲層のう
ち、薄膜パターン上部だけの犠牲層を除去する工程と、
加熱して犠牲層を変形させる工程と、犠牲層がなくなる
まで表面をイオンシリングなどの物理的エツチングを施
すものである。
また犠牲層がフォトレジストであるものである。
（作 用）
本発明によれば、塗布する犠牲層の厚さは、薄膜パター
ンの段差程度かそれ以下でよく、エッチバックの時間の
短縮化および再現性が向上する。
ンの段差程度かそれ以下でよく、エッチバックの時間の
短縮化および再現性が向上する。
また薄膜パターン上には犠牲層がないため、うねりがな
く、完全に平坦な表面が得られる。
く、完全に平坦な表面が得られる。
（実施例）
本発明の一実施例を第１図に基づいて説明する。
第１図は本発明の薄膜形成方法の工程断面図である。同
図において、第２図に示した従来例と同じ部分に関して
は同一番号を付し、一部その説明を省略する。
図において、第２図に示した従来例と同じ部分に関して
は同一番号を付し、一部その説明を省略する。
第１図（ａ）において、基板１の上に厚さ３μｍ、幅１
００μｍの薄膜パターン２を形成する。薄膜パターン２
はパーマロイなどの金属蒸着膜をフォトグラフィで形成
する。次に厚さ５μｌのＳｉｎ、などの被覆層３をスパ
ッタリングなどで基板全面に付着する。次に第１図（ｂ
）に示すようにフォトレジストなどの犠牲層４をスピナ
ーで被覆層３の上全面に厚さ約２μＩ塗布する。このと
き薄膜パターンエツジ部での段差はレジストにより平坦
になる。
００μｍの薄膜パターン２を形成する。薄膜パターン２
はパーマロイなどの金属蒸着膜をフォトグラフィで形成
する。次に厚さ５μｌのＳｉｎ、などの被覆層３をスパ
ッタリングなどで基板全面に付着する。次に第１図（ｂ
）に示すようにフォトレジストなどの犠牲層４をスピナ
ーで被覆層３の上全面に厚さ約２μＩ塗布する。このと
き薄膜パターンエツジ部での段差はレジストにより平坦
になる。
次に第１図（ｃ）に示すように犠牲層４のうち薄膜パタ
ーン２上だけの犠牲層をフォトリソグラフィで除去する
。このとき薄膜パターン２のエツジ部の直上には約１μ
ｍの犠牲層による段差が生じる。
ーン２上だけの犠牲層をフォトリソグラフィで除去する
。このとき薄膜パターン２のエツジ部の直上には約１μ
ｍの犠牲層による段差が生じる。
この段差をなくするために、第１図（ｄ）に示すように
犠牲層４を１５０℃に加熱して変形させる。１５０℃の
加熱により、レジストは収縮して約１μ謬の段差がなく
なり、犠牲層４と被覆層３との表面はほぼ平坦につなが
る。次に第１図（ｅ）に示すようにイオンミリング５な
どの物理的エツチング手段によって基板全体をエッチバ
ックし、犠牲層がなくなった時点でエツチングを終了す
る。
犠牲層４を１５０℃に加熱して変形させる。１５０℃の
加熱により、レジストは収縮して約１μ謬の段差がなく
なり、犠牲層４と被覆層３との表面はほぼ平坦につなが
る。次に第１図（ｅ）に示すようにイオンミリング５な
どの物理的エツチング手段によって基板全体をエッチバ
ックし、犠牲層がなくなった時点でエツチングを終了す
る。
以上の工程によって、３μｍの段差が１μ−程度になり
、パターンエツジ部での急峻さがなくなり、なめらかな
形状となる。
、パターンエツジ部での急峻さがなくなり、なめらかな
形状となる。
（発明の効果）
本発明によれば、段差が大きい場合、あるいは凸部パタ
ーン幅が大きい場合でも犠牲層厚さは段差と同程度ある
いは、それ以下でよく、従来のエッチバック法に比較し
てエッチバック時間の短縮および再現性の向上がはかれ
る。また凸部パターン上の面は完全に平坦にすることが
できる効果がある。
ーン幅が大きい場合でも犠牲層厚さは段差と同程度ある
いは、それ以下でよく、従来のエッチバック法に比較し
てエッチバック時間の短縮および再現性の向上がはかれ
る。また凸部パターン上の面は完全に平坦にすることが
できる効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例における薄膜形成方法の工程
断面図、第２図は従来の薄膜形成方法の工程断面図であ
る。 １ ・・・基板、 ２・・・薄膜パターン、 ３・・・
被覆層、 ４ ・・・犠牲層、 ５ ・・・イオンミリ
ング。 特許出願人 松下電器産業株式会社 Ｑ、−，：で； ５ １ｌｆｌンミリング 第２図
断面図、第２図は従来の薄膜形成方法の工程断面図であ
る。 １ ・・・基板、 ２・・・薄膜パターン、 ３・・・
被覆層、 ４ ・・・犠牲層、 ５ ・・・イオンミリ
ング。 特許出願人 松下電器産業株式会社 Ｑ、−，：で； ５ １ｌｆｌンミリング 第２図
Claims (2)
- （１）所定形状の薄膜パターンを含む基板全面に被覆層
を形成する工程と、前記被覆層上に犠牲層となる薄膜層
を塗布する工程と、前記の犠牲層のうち、前記薄膜パタ
ーン上部だけの犠牲層を除去する工程と、加熱して犠牲
層を変形させる工程と、前記犠牲層がなくなるまで表面
をイオンシリングなどの物理的エッチングを施す工程と
からなることを特徴とする薄膜形成方法。 - （２）犠牲層がフォトレジストであることを特徴とする
特許請求の範囲第（１）項記載の薄膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60236335A JPS6297335A (ja) | 1985-10-24 | 1985-10-24 | 薄膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60236335A JPS6297335A (ja) | 1985-10-24 | 1985-10-24 | 薄膜形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6297335A true JPS6297335A (ja) | 1987-05-06 |
Family
ID=16999280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60236335A Pending JPS6297335A (ja) | 1985-10-24 | 1985-10-24 | 薄膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6297335A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007321824A (ja) * | 2006-05-30 | 2007-12-13 | Showa Corp | 減衰力調整ダンパ |
| KR101286701B1 (ko) * | 2011-10-07 | 2013-07-16 | 인하대학교 산학협력단 | 가변 마찰 댐퍼 |
-
1985
- 1985-10-24 JP JP60236335A patent/JPS6297335A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007321824A (ja) * | 2006-05-30 | 2007-12-13 | Showa Corp | 減衰力調整ダンパ |
| KR101286701B1 (ko) * | 2011-10-07 | 2013-07-16 | 인하대학교 산학협력단 | 가변 마찰 댐퍼 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0269755A (ja) | スペーサーを利用した微細線幅形成方法 | |
| JPS61501738A (ja) | 集積回路構造の多層メタライゼ−ションのためのダブル平面化方法 | |
| JPH02218010A (ja) | 薄膜磁気記録ヘッドの製造方法 | |
| JPS6297335A (ja) | 薄膜形成方法 | |
| JPS5864616A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JPH07130568A (ja) | 薄膜コイルの製造方法 | |
| JPS5857728A (ja) | イオンミ−リングによるパタ−ン形成方法 | |
| JPH02180052A (ja) | 半導体装置の製造方法 | |
| JPS6117135B2 (ja) | ||
| JPH03246942A (ja) | 半導体基板の製造方法 | |
| JPS6386544A (ja) | 半導体装置の製造方法 | |
| JPS61156818A (ja) | 半導体装置の製造方法 | |
| JPS6245032A (ja) | 半導体装置の製造方法 | |
| JPS61246908A (ja) | 磁気ヘツドの製造方法 | |
| KR960006435B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| JPH0461611A (ja) | 薄膜磁気ヘッドの製造法 | |
| JPS6365629A (ja) | 半導体装置の製造方法 | |
| JPH01125996A (ja) | パターン形成方法 | |
| JPS5893330A (ja) | 半導体装置の製造方法 | |
| JPS61224713A (ja) | 導体パタ−ンの形成方法 | |
| JPH01111336A (ja) | 半導体装置の製造方法 | |
| JPH01123435A (ja) | 半導体装置の製造方法 | |
| JPH01304458A (ja) | パターン形成方法 | |
| JPH0240914A (ja) | パターン形成方法 | |
| JPS60173712A (ja) | 薄膜パタ−ン付設基板の表面平担化方法 |