JPS6230356A - 半導体パツケ−ジ - Google Patents
半導体パツケ−ジInfo
- Publication number
- JPS6230356A JPS6230356A JP60168866A JP16886685A JPS6230356A JP S6230356 A JPS6230356 A JP S6230356A JP 60168866 A JP60168866 A JP 60168866A JP 16886685 A JP16886685 A JP 16886685A JP S6230356 A JPS6230356 A JP S6230356A
- Authority
- JP
- Japan
- Prior art keywords
- mount
- center
- lead
- leads
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体素子の組立時に使用される、リードフ
レームを有する半導体パッケージの構造に関するもので
ある。
レームを有する半導体パッケージの構造に関するもので
ある。
従来、半導体パッケージに使用されているＩＪ−ドフレ
ームの一例を、第２図に示す。第２図に示すように、従
来使用されているリードフレームは、半導体素子をマウ
ントするマウント部１０とリード１１〜１８から成シ立
ち、マウント部の形状は四角形の形状を有していた。
ームの一例を、第２図に示す。第２図に示すように、従
来使用されているリードフレームは、半導体素子をマウ
ントするマウント部１０とリード１１〜１８から成シ立
ち、マウント部の形状は四角形の形状を有していた。
上述した従来の半導体パッケージに吏用されているリー
ドフレームは、半導体素子ｔマウントするマウント部の
形状が四角形のため、マウント部の中心から各リードま
での距離が異なり、各り−ドインダクタンスの対称性が
なく、リードインダクタンスの大きいリードをグランド
として使用した場合、高周波特性が悪化するという欠点
がある。
ドフレームは、半導体素子ｔマウントするマウント部の
形状が四角形のため、マウント部の中心から各リードま
での距離が異なり、各り−ドインダクタンスの対称性が
なく、リードインダクタンスの大きいリードをグランド
として使用した場合、高周波特性が悪化するという欠点
がある。
本発明の半導体パッケージは、半導体素子をマウントす
るマウント部の形状が、円形の形状を有し、各リードが
マウント部の円形の中心から放射状に出ている特徴を有
している。
るマウント部の形状が、円形の形状を有し、各リードが
マウント部の円形の中心から放射状に出ている特徴を有
している。
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例の半導体パッケージに使用
するリードフレームの構造図である。半導体素子をマウ
ントするマウント部１の形状が、円形の形状を有し、各
リード２〜９を、マウント部１の中心から放射状に出す
ことによシマラント部１の中心から各リード２〜９まで
の距離が最小となシ各リードインダクタンスは、第２図
に示すような従来のリードフレームの各リードインダク
タンスよシも、小さくなるためグランド性は良好なもの
となり、高周波特性はより改善される。
するリードフレームの構造図である。半導体素子をマウ
ントするマウント部１の形状が、円形の形状を有し、各
リード２〜９を、マウント部１の中心から放射状に出す
ことによシマラント部１の中心から各リード２〜９まで
の距離が最小となシ各リードインダクタンスは、第２図
に示すような従来のリードフレームの各リードインダク
タンスよシも、小さくなるためグランド性は良好なもの
となり、高周波特性はより改善される。
また、マウント部１が円形であるため、マウント部１の
中心から、各リード２〜９までの各ＩＪ−ドインダクタ
ンスは対称である。そのため、対称性を重視する半導体
素子を実装した場合、対称性も良好なものとなる。
中心から、各リード２〜９までの各ＩＪ−ドインダクタ
ンスは対称である。そのため、対称性を重視する半導体
素子を実装した場合、対称性も良好なものとなる。
以上、説明したように本発明は半導体素子をマウントす
るマウント部の形状が円形の形状を有し、各リードをマ
ウント部の円形の中心から放射状に出すことによシ、マ
ウント部の中心から各リードまでの距離を最小にして、
各リードインダクタンスを小さくし高周波特性の改善が
はかれ、また、各リードインダクタンスの対称性も良好
になる効果がある。
るマウント部の形状が円形の形状を有し、各リードをマ
ウント部の円形の中心から放射状に出すことによシ、マ
ウント部の中心から各リードまでの距離を最小にして、
各リードインダクタンスを小さくし高周波特性の改善が
はかれ、また、各リードインダクタンスの対称性も良好
になる効果がある。
第１図は本発明の半導体パッケージに使用するリードフ
レームの構造の一実施例、第２図は従来の半導体パッケ
ージに使用するリードフレームの構造の一例。 ｌ・・・・・・マウント部、２．３．４．５．６．７．
８．９・・・・・・リード、１０・・・・・・マウント
部、 １１．１２．１３゜１４、 １５． １６．
１７． １８・・・・・・リード。
レームの構造の一実施例、第２図は従来の半導体パッケ
ージに使用するリードフレームの構造の一例。 ｌ・・・・・・マウント部、２．３．４．５．６．７．
８．９・・・・・・リード、１０・・・・・・マウント
部、 １１．１２．１３゜１４、 １５． １６．
１７． １８・・・・・・リード。
Claims (1)
- 半導体素子をマウントするマウント部の形状が、円形の
形状を有し、各リードが、マウント部の円形の中心から
、放射状に出ていることを特徴とする半導体パッケージ
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60168866A JPS6230356A (ja) | 1985-07-31 | 1985-07-31 | 半導体パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60168866A JPS6230356A (ja) | 1985-07-31 | 1985-07-31 | 半導体パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6230356A true JPS6230356A (ja) | 1987-02-09 |
Family
ID=15876014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60168866A Pending JPS6230356A (ja) | 1985-07-31 | 1985-07-31 | 半導体パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6230356A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5701234A (en) * | 1995-12-06 | 1997-12-23 | Pacesetter, Inc. | Surface mount component for selectively configuring a printed circuit board and method for using the same |
-
1985
- 1985-07-31 JP JP60168866A patent/JPS6230356A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5701234A (en) * | 1995-12-06 | 1997-12-23 | Pacesetter, Inc. | Surface mount component for selectively configuring a printed circuit board and method for using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0214307A4 (en) | Semiconducteur circuit device. | |
| JPS6230356A (ja) | 半導体パツケ−ジ | |
| JPS6233328Y2 (ja) | ||
| JP2772897B2 (ja) | リ−ドフレ−ム、およびリ−ドフレ−ムを用いた接続端子の作製方法 | |
| JPS63200554A (ja) | 半導体装置 | |
| JPH06232180A (ja) | 半導体装置 | |
| JPH04164357A (ja) | 半導体装置用リードフレーム | |
| JPS6242409A (ja) | Δ形コンデンサ | |
| JP2541884Y2 (ja) | 複合部品 | |
| JPH0432761Y2 (ja) | ||
| JPH01173747A (ja) | 樹脂封止形半導体装置 | |
| JPS5825050U (ja) | 集積回路パツケ−ジのリ−ド端子配設構造 | |
| JPH0265258A (ja) | リードレス型半導体装置 | |
| JPH02119168A (ja) | フラット型半導体装置 | |
| JPS63250165A (ja) | 半導体装置 | |
| JPS62142394A (ja) | 半導体パツケ−ジの実装方法 | |
| JPS63276233A (ja) | 半導体装置 | |
| JPS59127247U (ja) | ガラスシ−ル型半導体装置 | |
| JPS5929050U (ja) | シ−ルド付パツケ−ジ | |
| JPH0669413A (ja) | マイクロ波ｉｃ | |
| JPH03259560A (ja) | 半導体装置用リードフレーム | |
| JPH01233818A (ja) | チップ型ノイズフィルター | |
| JPH03110841U (ja) | ||
| JPS63128653A (ja) | 半導体装置実装体 | |
| JPS58122459U (ja) | 半導体素子外囲器 |