JPH03259560A - 半導体装置用リードフレーム - Google Patents
半導体装置用リードフレームInfo
- Publication number
- JPH03259560A JPH03259560A JP2058566A JP5856690A JPH03259560A JP H03259560 A JPH03259560 A JP H03259560A JP 2058566 A JP2058566 A JP 2058566A JP 5856690 A JP5856690 A JP 5856690A JP H03259560 A JPH03259560 A JP H03259560A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- chip mounting
- leads
- mounting part
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体チップを搭載する半導体チップ搭載リー
ドおよびこのチップ搭載リードに搭載した半導体チップ
の電極を外部に引き出すための複数の電極引出し用リー
ドテ亨＝≠とが一体ニ作うれているリードフレームに関
スる。
ドおよびこのチップ搭載リードに搭載した半導体チップ
の電極を外部に引き出すための複数の電極引出し用リー
ドテ亨＝≠とが一体ニ作うれているリードフレームに関
スる。
第４図は２個のダイオード素子が形成されたツインダイ
オード用半導体チップを従来のリードフレームを用いて
リード付けをし、さらに外装樹脂で封止して形成したツ
インダイオードを、外装樹脂を透視して内部を示した部
分平面図である。第４図において、ツインダイオード用
半導体チップ６は、半導体チップ搭載リードＬ０の先端
部に搭載され、チップ上の３個の電極端子は、チップ搭
載部の近くに配置されている３本の電極引出し用リード
Ｌｌｌ Ｌ２．Ｌ３のそれぞれの先端部との間に金属細
線を用いて接続され、外装樹脂（２点鎖線の囲い）９に
より封止されている。
オード用半導体チップを従来のリードフレームを用いて
リード付けをし、さらに外装樹脂で封止して形成したツ
インダイオードを、外装樹脂を透視して内部を示した部
分平面図である。第４図において、ツインダイオード用
半導体チップ６は、半導体チップ搭載リードＬ０の先端
部に搭載され、チップ上の３個の電極端子は、チップ搭
載部の近くに配置されている３本の電極引出し用リード
Ｌｌｌ Ｌ２．Ｌ３のそれぞれの先端部との間に金属細
線を用いて接続され、外装樹脂（２点鎖線の囲い）９に
より封止されている。
上記従来のリードフレームを用いたツインタイオードは
、第５図の等価回路図に示すような寄生分布容量を有す
る。すなわち、第５図において、Ｃ０１はリードＬ０と
リードＬ１の間、同様にＣＯ２はＬｏとＬ２、Ｃ０３は
Ｌｏとり１、ＣＩ２はＬｌとＬ２、Ｃ２３はＬ２とり、
との間の寄生分布容量である。しかして、これら寄生容
量は、各リード間の相互位置関係が違うので、それぞれ
に違った容量値となり、当然、隣接電極引出し用リード
間、すなわち、リードＬ１とＬ２との間の総合容量（Ｃ
，＋Ｃｏｔ二〇ｏｒ−，と、リ−Ｃａ ＋ ＋ Ｃｏ
２ ＣＯ２・ＣＤ３ ドＬ２と、Ｌ３との間の総合容量（Ｃ２” Ｃｏｘ＋Ｃ
ｏｓ ）とは値が異なる。したがって、このツインダイ
オード５を、例えば第６図に示す、ＶＴＲ用ＲＦモジュ
レータのシングルバランス検波回路に使用したとすると
、ダイオードＤ１とＤ２の端子間寄生容量Ｃ１２と０２
３は値が違うので、この回路はアンバランスとなり、バ
ランス回路本来の妨害排除性能が得られないという欠点
がある。
、第５図の等価回路図に示すような寄生分布容量を有す
る。すなわち、第５図において、Ｃ０１はリードＬ０と
リードＬ１の間、同様にＣＯ２はＬｏとＬ２、Ｃ０３は
Ｌｏとり１、ＣＩ２はＬｌとＬ２、Ｃ２３はＬ２とり、
との間の寄生分布容量である。しかして、これら寄生容
量は、各リード間の相互位置関係が違うので、それぞれ
に違った容量値となり、当然、隣接電極引出し用リード
間、すなわち、リードＬ１とＬ２との間の総合容量（Ｃ
，＋Ｃｏｔ二〇ｏｒ−，と、リ−Ｃａ ＋ ＋ Ｃｏ
２ ＣＯ２・ＣＤ３ ドＬ２と、Ｌ３との間の総合容量（Ｃ２” Ｃｏｘ＋Ｃ
ｏｓ ）とは値が異なる。したがって、このツインダイ
オード５を、例えば第６図に示す、ＶＴＲ用ＲＦモジュ
レータのシングルバランス検波回路に使用したとすると
、ダイオードＤ１とＤ２の端子間寄生容量Ｃ１２と０２
３は値が違うので、この回路はアンバランスとなり、バ
ランス回路本来の妨害排除性能が得られないという欠点
がある。
上記課題に対し本発明のリードフレームでは、半導体チ
ップ搭載リードのチップ搭載部の周囲に配置されて複数
の電極引出し用リードは、チップ搭載部に対向する先端
の対向辺の長さを同じにしている。そして、同じ距離を
隔ててチップ搭載部に対向させている。さらに、隣り合
う電極引出し用リード間も同じ間隔をあげておくことに
より、各電極引出し用リード間の相互位置関係を等しく
し、よって、その寄生分布容量も同一容量値となるよう
にしている。
ップ搭載リードのチップ搭載部の周囲に配置されて複数
の電極引出し用リードは、チップ搭載部に対向する先端
の対向辺の長さを同じにしている。そして、同じ距離を
隔ててチップ搭載部に対向させている。さらに、隣り合
う電極引出し用リード間も同じ間隔をあげておくことに
より、各電極引出し用リード間の相互位置関係を等しく
し、よって、その寄生分布容量も同一容量値となるよう
にしている。
つぎに本発明を実施例により説明する。
第１図は本発明の第１実施例のリード先端部のみを示す
部分平面図である。第１図において、半導体チップ搭載
用リード１゜の先端部のチップ搭載部は、先端の両角の
うち、内側の角は丸められて、この先縁をはさむチップ
搭載部上辺と、右辺、および中央の丸角部に対して、そ
れぞれ同じ長さの先端対向辺を有する、３本の電極引出
し用り−ド（！１．１！２．．（！ｓが隣りどうし同じ
間隔をあけて、さらに、リードｉ！ｏのチップ搭載部に
対し、同じ距離を隔てて相対し配置されている。このよ
うな本発明のリードフレームでは、電極引出し用のリー
ドｆ！＋とＩ１２との間、および、リード（２と１．と
の間の寄生分布容量は同じ値をとる。したがって、この
リードフレームを用いて組立てたツインダイオードは、
第６図のようなバランス検波回路の検波用素子として使
用した場合には、そのバランスを崩すことがないので、
バランス回路本来の性能が十分に発揮される。
部分平面図である。第１図において、半導体チップ搭載
用リード１゜の先端部のチップ搭載部は、先端の両角の
うち、内側の角は丸められて、この先縁をはさむチップ
搭載部上辺と、右辺、および中央の丸角部に対して、そ
れぞれ同じ長さの先端対向辺を有する、３本の電極引出
し用り−ド（！１．１！２．．（！ｓが隣りどうし同じ
間隔をあけて、さらに、リードｉ！ｏのチップ搭載部に
対し、同じ距離を隔てて相対し配置されている。このよ
うな本発明のリードフレームでは、電極引出し用のリー
ドｆ！＋とＩ１２との間、および、リード（２と１．と
の間の寄生分布容量は同じ値をとる。したがって、この
リードフレームを用いて組立てたツインダイオードは、
第６図のようなバランス検波回路の検波用素子として使
用した場合には、そのバランスを崩すことがないので、
バランス回路本来の性能が十分に発揮される。
第２図は本発明の第２実施例のリードフレームに、１チ
ツプに４個のダイオード素子が形成され、さらにこれら
ダイオード素子が直列ループに接続されたクワッドダイ
オード用半導体チップを搭載し、樹脂封止したクワッド
ダイオードの外装樹脂を透視して内部を示した部分平面
図である。第２図において、４つの角から放射状に延び
た４本の支持リードにより支持された正方形のチップ搭
載部を有する半導体チップ搭載リードｍ０にクワッドダ
イオード用半導体チップ８が搭載されている。
ツプに４個のダイオード素子が形成され、さらにこれら
ダイオード素子が直列ループに接続されたクワッドダイ
オード用半導体チップを搭載し、樹脂封止したクワッド
ダイオードの外装樹脂を透視して内部を示した部分平面
図である。第２図において、４つの角から放射状に延び
た４本の支持リードにより支持された正方形のチップ搭
載部を有する半導体チップ搭載リードｍ０にクワッドダ
イオード用半導体チップ８が搭載されている。
チップ搭載部ｍ０の四辺のそれぞれに対向して、同一形
状（大きさも同じ）の先端部をもつ電極引出し用リード
ｍ １＊ Ｉ２ ｒ ｍ ｓ ｒ Ｉ４の先端辺が同じ
距離を隔てて、かつ、隣りどうしは同一間隔を保って配
置されている。このようなリードフレームでは、４本の
電極引出し用リードは、リードどうしおよび半導体チッ
プ搭載リードのチップ搭載部に対し全く同じ関係位置に
あるので、これらリード間の寄生分布容量も当然同じ値
をもつ。したがって、チップ搭載部に半導体チップ８が
搭載され、チップの四つの電極端子のそれぞれと外部引
出し用リードｒｎ、、ｍ２＋ Ｉ３．Ｉ４の先端部の間
を金属細線で接続し、外装樹脂９により封止して形成し
たクワットダイオード７を、第３図のダブルバランス検
波回路の検波素子として使用した場合、各端子間の寄生
分布容量は同じ値であるから、回路バランスを崩すこと
はない。
状（大きさも同じ）の先端部をもつ電極引出し用リード
ｍ １＊ Ｉ２ ｒ ｍ ｓ ｒ Ｉ４の先端辺が同じ
距離を隔てて、かつ、隣りどうしは同一間隔を保って配
置されている。このようなリードフレームでは、４本の
電極引出し用リードは、リードどうしおよび半導体チッ
プ搭載リードのチップ搭載部に対し全く同じ関係位置に
あるので、これらリード間の寄生分布容量も当然同じ値
をもつ。したがって、チップ搭載部に半導体チップ８が
搭載され、チップの四つの電極端子のそれぞれと外部引
出し用リードｒｎ、、ｍ２＋ Ｉ３．Ｉ４の先端部の間
を金属細線で接続し、外装樹脂９により封止して形成し
たクワットダイオード７を、第３図のダブルバランス検
波回路の検波素子として使用した場合、各端子間の寄生
分布容量は同じ値であるから、回路バランスを崩すこと
はない。
上述のとおり本発明のリードフレームは、半導体チップ
を搭載する半導体チップ搭載リードのチップ搭載部に対
し、電極引出し用リードの先端部の対向辺は同じ長さで
あり、かつ、同じ距離を隔てて相対し、かつ、各電極引
出し用リードどうしの間も同じような相互位置関係を保
持しているので、各電極引出し用リード間の寄生分布容
量は同じ値になり、このリードフレームを用いて組立て
た半導体装置の各電極端子間容量も同じ容量値とするこ
とができ、バランス回路に適用する場合、バランスを崩
すおそれなく使用できる効果がある。
を搭載する半導体チップ搭載リードのチップ搭載部に対
し、電極引出し用リードの先端部の対向辺は同じ長さで
あり、かつ、同じ距離を隔てて相対し、かつ、各電極引
出し用リードどうしの間も同じような相互位置関係を保
持しているので、各電極引出し用リード間の寄生分布容
量は同じ値になり、このリードフレームを用いて組立て
た半導体装置の各電極端子間容量も同じ容量値とするこ
とができ、バランス回路に適用する場合、バランスを崩
すおそれなく使用できる効果がある。
第１図は本発明の第１実施例の各リード先端部のみを示
す部分平面図、第２図と第４図はそれぞれ本発明の第２
実施例のリードフレームおよび従来のリードフレームの
半導体チップ搭載部に半導体チップを搭載し、金属細線
の接続後外装樹脂封止した状態の外装樹脂を透視して示
した部分平面図、第３図は第２実施例に係るクワッドダ
イオードを使用したダブルバランス検波回路の回路図、
第５図は第４図の従来例のリードフレームによるツイン
ダイオードの寄生分布容量をとり出した等価回路図、第
６図はツインダイオードを使用したＶＴＲ用ＲＦモジュ
レータのシングルバランス検波回路の回路図である。 ｊ２ｏ＋ ｍｏ、 Ｌｏ・・・・・・半導体チップ搭載
リード、ｊ７＋−４，、ｍ＋〜ｍ４． Ｌ１〜Ｌ３−・
”電極引出し用リード、５・・・・・・ツインダイオー
ド、６・・・・・・ツインダイオード用半導体チップ、
７・・・・・・クワッドダイオード、８・・・・・・ク
ワッドダイオード用半導体チップ、９・・・・・・外装
樹脂。
す部分平面図、第２図と第４図はそれぞれ本発明の第２
実施例のリードフレームおよび従来のリードフレームの
半導体チップ搭載部に半導体チップを搭載し、金属細線
の接続後外装樹脂封止した状態の外装樹脂を透視して示
した部分平面図、第３図は第２実施例に係るクワッドダ
イオードを使用したダブルバランス検波回路の回路図、
第５図は第４図の従来例のリードフレームによるツイン
ダイオードの寄生分布容量をとり出した等価回路図、第
６図はツインダイオードを使用したＶＴＲ用ＲＦモジュ
レータのシングルバランス検波回路の回路図である。 ｊ２ｏ＋ ｍｏ、 Ｌｏ・・・・・・半導体チップ搭載
リード、ｊ７＋−４，、ｍ＋〜ｍ４． Ｌ１〜Ｌ３−・
”電極引出し用リード、５・・・・・・ツインダイオー
ド、６・・・・・・ツインダイオード用半導体チップ、
７・・・・・・クワッドダイオード、８・・・・・・ク
ワッドダイオード用半導体チップ、９・・・・・・外装
樹脂。
Claims (1)
- 半導体チップ搭載リードと、このリードのチップ搭載部
の周囲に配置された複数の電極引出し用リードとを有す
る半導体装置用リードフレームにおいて、前記チップ搭
載リードのチップ搭載部の周辺に対向する前記各電極引
出し用リードのリード先端部の対向辺の長さは全部同じ
長さであると共に、同じ距離を隔てて相対し、さらに前
記各隣り合う電極引出し用リード間も同じ間隔を置いて
配置されていることを特徴とする半導体装置用リードフ
レーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2058566A JPH03259560A (ja) | 1990-03-08 | 1990-03-08 | 半導体装置用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2058566A JPH03259560A (ja) | 1990-03-08 | 1990-03-08 | 半導体装置用リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03259560A true JPH03259560A (ja) | 1991-11-19 |
Family
ID=13087997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2058566A Pending JPH03259560A (ja) | 1990-03-08 | 1990-03-08 | 半導体装置用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03259560A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0621319A (ja) * | 1992-06-30 | 1994-01-28 | Nec Corp | 半導体装置用リードフレーム |
-
1990
- 1990-03-08 JP JP2058566A patent/JPH03259560A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0621319A (ja) * | 1992-06-30 | 1994-01-28 | Nec Corp | 半導体装置用リードフレーム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03286614A (ja) | フィルタ | |
| JPH03259560A (ja) | 半導体装置用リードフレーム | |
| JP3316409B2 (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| JPH04142073A (ja) | 半導体装置 | |
| JPH03248455A (ja) | リードフレーム | |
| JP2772897B2 (ja) | リ−ドフレ−ム、およびリ−ドフレ−ムを用いた接続端子の作製方法 | |
| JPS5864128U (ja) | 水晶振動子 | |
| JPH0247636Y2 (ja) | ||
| JPS5828369Y2 (ja) | 可変容量ダイオ−ド装置 | |
| JPS628583Y2 (ja) | ||
| JPH0614422Y2 (ja) | 複合部品 | |
| JPH0543478Y2 (ja) | ||
| JPS6095713U (ja) | Ｆｍデイスクリミネ−タ用共振部品 | |
| JPS6242409A (ja) | Δ形コンデンサ | |
| JPH04809A (ja) | 板状サポータ及びこれを用いた圧電振動子 | |
| JPH02143450A (ja) | リードフレーム | |
| JPH0191328U (ja) | ||
| JPS60250659A (ja) | 複合形半導体装置 | |
| JPS63310155A (ja) | 半導体集積回路装置 | |
| JPS6214748U (ja) | ||
| JPS606204U (ja) | チツプ型バリスタ | |
| JPS58160475U (ja) | リ−ドフレ−ム | |
| JPS5885817U (ja) | 水晶振動子用気密端子 | |
| JPH04346259A (ja) | リードフレーム | |
| JPH05335471A (ja) | 集積回路 |