JPS5851573A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5851573A JPS5851573A JP56149988A JP14998881A JPS5851573A JP S5851573 A JPS5851573 A JP S5851573A JP 56149988 A JP56149988 A JP 56149988A JP 14998881 A JP14998881 A JP 14998881A JP S5851573 A JPS5851573 A JP S5851573A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electron
- type
- source
- electron supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
- H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
Landscapes
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置に関する。詳しくはミ本特許出願の
出願人のなした特許出願（特願昭第５−８２’ ０３５
号）に係る高電子移動度トランジスタの改良に関する。
出願人のなした特許出願（特願昭第５−８２’ ０３５
号）に係る高電子移動度トランジスタの改良に関する。
高電子移動度トランジスタとは電子親和力の相異なる２
種の半導体を接合することにより形成される一つのへテ
ロ接合面の近彷に発生する電子蓄積層（二次元電子ガス
）の電子濃度を制御電極に印加される電圧によって制御
して、制御電極を挾ん〒設けられ九１対の入・出力電極
間に前記の電子蓄積層（二次元電子ガス）によって形成
される導電路のインピーダンスを制御する能動的牛導体
装置をいう。
種の半導体を接合することにより形成される一つのへテ
ロ接合面の近彷に発生する電子蓄積層（二次元電子ガス
）の電子濃度を制御電極に印加される電圧によって制御
して、制御電極を挾ん〒設けられ九１対の入・出力電極
間に前記の電子蓄積層（二次元電子ガス）によって形成
される導電路のインピーダンスを制御する能動的牛導体
装置をいう。
高電子移動変トランジスタの大きな特徴は、上記の電子
蓄積層（二次元電子ガス）の電子移動度が、不純物散乱
による効果が電子移動度を抑制する主因となるような低
い温度例えば７７°Ｋにおいて、極めて大きくなること
〒ある。上記の電子蓄積層（二次元電子ガス）ｉ１不純
物ドープを必要としない電子親和力の大きな半部体層（
チャンネル層）中ではあるが、ヘテロ接合のごく近傍に
、ごく薄く、約１００Ｘ以内の範囲に発生するの１、不
純物ドープを必要とする電子親和力の小さな午導体より
なる層（［子供絶層）から空間的に分離され、その電子
移動度は不純物散乱によって影響されない０そζ〒、こ
の不純物散乱による効果が電子移動度の均大な阻むこと
となるような低温において、極めて大きな電子移動度が
実現されることになる□この電子移動度の改善は通常の
Ｎ型（Ｉ Ｘ １０”ｃｗ＋−” ） Ｇａ、Ａｓに比
して、１０倍程度又はそれ以上−ｔ’あることが実験的
に確認されている〇高電子移動度トランジスタを構成し
つる半導体の組み合せは、格子定数が近似しており、電
子親和力の差が大きく、かつエネルギーギャップの差が
大きいという条件を満足すればた抄るの１いくつか存在
する。そのうち、本発明はＮ型のアルミニ轟ウムガリ二
ウム砒素（Ａ／Ｇａａｓ）を電子供給層としノンドープ
の砒化ガリエウム（ＧａＡｅ） ’ｌｆヤンネル層とす
る場合の改良′１４ある。
蓄積層（二次元電子ガス）の電子移動度が、不純物散乱
による効果が電子移動度を抑制する主因となるような低
い温度例えば７７°Ｋにおいて、極めて大きくなること
〒ある。上記の電子蓄積層（二次元電子ガス）ｉ１不純
物ドープを必要としない電子親和力の大きな半部体層（
チャンネル層）中ではあるが、ヘテロ接合のごく近傍に
、ごく薄く、約１００Ｘ以内の範囲に発生するの１、不
純物ドープを必要とする電子親和力の小さな午導体より
なる層（［子供絶層）から空間的に分離され、その電子
移動度は不純物散乱によって影響されない０そζ〒、こ
の不純物散乱による効果が電子移動度の均大な阻むこと
となるような低温において、極めて大きな電子移動度が
実現されることになる□この電子移動度の改善は通常の
Ｎ型（Ｉ Ｘ １０”ｃｗ＋−” ） Ｇａ、Ａｓに比
して、１０倍程度又はそれ以上−ｔ’あることが実験的
に確認されている〇高電子移動度トランジスタを構成し
つる半導体の組み合せは、格子定数が近似しており、電
子親和力の差が大きく、かつエネルギーギャップの差が
大きいという条件を満足すればた抄るの１いくつか存在
する。そのうち、本発明はＮ型のアルミニ轟ウムガリ二
ウム砒素（Ａ／Ｇａａｓ）を電子供給層としノンドープ
の砒化ガリエウム（ＧａＡｅ） ’ｌｆヤンネル層とす
る場合の改良′１４ある。
又、高電子移動度トランジスタは、電子親和力の大きな
半導体層（チャンネル層）を上層にするか下層にするか
により２種類に分類され、前者にあっては、電子親和力
の大きな半導体層（チャンネル層）の金属学的厚さと電
子親和力の小さな半導体層（電子供給層）の金属学的厚
さとの比が、層構造によって決定される特定の値より大
きいが小さいかにより、ノーマリオン型（デシレッジ四
ンモート）又はノーマリオフ型（エンハンスメントモー
Ｐ）となる。又後者にあっては、電子親和力の小さな半
導体層（電子供給層）の金属学的厚さが、層構造によっ
て決定される特定の値より大きいか小さいかによりノー
マリオン型又ハノーマリオ７型となる。そのうち、本発
明はチャンネル層が下層で供給層が上層である場合の改
良１ある。
半導体層（チャンネル層）を上層にするか下層にするか
により２種類に分類され、前者にあっては、電子親和力
の大きな半導体層（チャンネル層）の金属学的厚さと電
子親和力の小さな半導体層（電子供給層）の金属学的厚
さとの比が、層構造によって決定される特定の値より大
きいが小さいかにより、ノーマリオン型（デシレッジ四
ンモート）又はノーマリオフ型（エンハンスメントモー
Ｐ）となる。又後者にあっては、電子親和力の小さな半
導体層（電子供給層）の金属学的厚さが、層構造によっ
て決定される特定の値より大きいか小さいかによりノー
マリオン型又ハノーマリオ７型となる。そのうち、本発
明はチャンネル層が下層で供給層が上層である場合の改
良１ある。
かかる構成を有する高電子移動度トランジスタにあって
は、ソース゛ドレイン電極と導電媒体１ある電子蓄積層
（二次元電子ガス）との導通は、従来、金／金グルマニ
エウム（ムｕ／１ＡｕＧｅ）等のソース・ドレイン電極
形成材の合金化によってなされていたが、満足すべき程
度に低ｈコンタクト抵尊を得るに至っていなかった。こ
の領域のコンタクト抵抗を十分低くするためには、やは
り、イオン注入法を使用して、ソース・ｒレイン領［ニ
十分に高いＮ型不純物濃度を実現することが最も好まし
く、又容易〒もある。一方、工ぜタキシャル成長法を使
用して上記の層構造を製造している間に、電子供給層た
るＮ型のアルミニエウムガリ五つム砒累（＾ｔａ”ａＡ
ｅ）層からチャンネル層たるノンＰ−プの砒化ガリ＾ウ
ム（ＧａＡｓ）層にＮ型不純物たるシリコン（Ｓｌ）が
拡散することを防止するために、父〜６０Ｘの厚さを有
するノンｒ−プのアルミニ島ウムガリ龜ウム砒素（Ａ／
ＧａＡｓ）層よりなるノ々ツファ層をチャンネル層と電
子供給層との間に介在させると−とが一般−１１％ある
。しかし、この程度の厚さの／々ツファ層ｆは、上記の
ソース・Ｐレイン領域にＮ型の不純物をイオン注入した
りこれを活性化するために７１５０℃程度又はそれ以上
の温度で熱処理を施した場合、ソース・ドレイン領域の
みならずゲート電極下部の電子蓄積層（二次元電子ガス
）が発生する領域のノンドープの砒化ガリエウム（Ｇａ
Ａｓ）よ抄なるチャンネル層中にもＮ型の不純物が拡散
され、電子蓄積層（二次元電子ガス）の電子移動度を低
下させる欠点がある。
は、ソース゛ドレイン電極と導電媒体１ある電子蓄積層
（二次元電子ガス）との導通は、従来、金／金グルマニ
エウム（ムｕ／１ＡｕＧｅ）等のソース・ドレイン電極
形成材の合金化によってなされていたが、満足すべき程
度に低ｈコンタクト抵尊を得るに至っていなかった。こ
の領域のコンタクト抵抗を十分低くするためには、やは
り、イオン注入法を使用して、ソース・ｒレイン領［ニ
十分に高いＮ型不純物濃度を実現することが最も好まし
く、又容易〒もある。一方、工ぜタキシャル成長法を使
用して上記の層構造を製造している間に、電子供給層た
るＮ型のアルミニエウムガリ五つム砒累（＾ｔａ”ａＡ
ｅ）層からチャンネル層たるノンＰ−プの砒化ガリ＾ウ
ム（ＧａＡｓ）層にＮ型不純物たるシリコン（Ｓｌ）が
拡散することを防止するために、父〜６０Ｘの厚さを有
するノンｒ−プのアルミニ島ウムガリ龜ウム砒素（Ａ／
ＧａＡｓ）層よりなるノ々ツファ層をチャンネル層と電
子供給層との間に介在させると−とが一般−１１％ある
。しかし、この程度の厚さの／々ツファ層ｆは、上記の
ソース・Ｐレイン領域にＮ型の不純物をイオン注入した
りこれを活性化するために７１５０℃程度又はそれ以上
の温度で熱処理を施した場合、ソース・ドレイン領域の
みならずゲート電極下部の電子蓄積層（二次元電子ガス
）が発生する領域のノンドープの砒化ガリエウム（Ｇａ
Ａｓ）よ抄なるチャンネル層中にもＮ型の不純物が拡散
され、電子蓄積層（二次元電子ガス）の電子移動度を低
下させる欠点がある。
本発明の目的は、ゲート電極下部領域のチャンネル層中
に発生する電子蓄積層（二次元電子ガス）の電子移動度
を低下するおそれなく、ソース・ドレイン領域にはＮ型
不純物をイオン注入の上７５０℃程度又はそれ以上の温
度〒熱処理を行ってこれを活性化することによりソース
・ドレイｙａｓと電子蓄積！（二次元電子ガス）とのコ
ンタクト抵抗が十分に低く、シかもゾレーナ型となしつ
る半導体装置具体的には高電子移動度トランジスタな捷
供することにある。
に発生する電子蓄積層（二次元電子ガス）の電子移動度
を低下するおそれなく、ソース・ドレイン領域にはＮ型
不純物をイオン注入の上７５０℃程度又はそれ以上の温
度〒熱処理を行ってこれを活性化することによりソース
・ドレイｙａｓと電子蓄積！（二次元電子ガス）とのコ
ンタクト抵抗が十分に低く、シかもゾレーナ型となしつ
る半導体装置具体的には高電子移動度トランジスタな捷
供することにある。
その要旨は、実質的に不純物を含有しない砒化ｆｆ Ｉ
Ｊニウム（ＧａＡａ）よりなるチャンネルｍ、！＝Ｎ型
のアルミニ具ウムガリニウム砒素（ム／ＧａＡｓ）より
なる電子供給層との間に厚さ１００ Ｋ以上の不純物を
含有しないアルミニエウムガリュウム砒素（ｌＧａＡｓ
）層を介在させることにより、ソース・ドレイン領域に
はＮ型不純物のイオン注入とその熱処理によりコンタク
ト抵抗の低い領域が発生するが、それ以外の領域のチャ
ンネル層中には７００℃乃至７５０’Ｏ程度の熱処理に
よってもＮ型不純物が電子供給層から拡散されることが
ないようにしたことにある。
Ｊニウム（ＧａＡａ）よりなるチャンネルｍ、！＝Ｎ型
のアルミニ具ウムガリニウム砒素（ム／ＧａＡｓ）より
なる電子供給層との間に厚さ１００ Ｋ以上の不純物を
含有しないアルミニエウムガリュウム砒素（ｌＧａＡｓ
）層を介在させることにより、ソース・ドレイン領域に
はＮ型不純物のイオン注入とその熱処理によりコンタク
ト抵抗の低い領域が発生するが、それ以外の領域のチャ
ンネル層中には７００℃乃至７５０’Ｏ程度の熱処理に
よってもＮ型不純物が電子供給層から拡散されることが
ないようにしたことにある。
以下図面を参照しつつ、本発明の一実施例にかかる牛導
体装置具体的には高電子移動度トランジスタの製造方法
における主要工程を説明し、本発明の構成と特有の効果
とを明らかにする。
体装置具体的には高電子移動度トランジスタの製造方法
における主要工程を説明し、本発明の構成と特有の効果
とを明らかにする。
第１図参照
クローム（Ｏｒ）％がＰ−プされ半絶縁性の砒化ガリ凰
つム（ＧａＡｓ）基板１上に、モレキエラービームエビ
タキシャル成長法を使用して、実質的に不純物を含有せ
ず、厚さ０．８μｍ程度の砒化ガリｓｓ。
つム（ＧａＡｓ）基板１上に、モレキエラービームエビ
タキシャル成長法を使用して、実質的に不純物を含有せ
ず、厚さ０．８μｍ程度の砒化ガリｓｓ。
ラム（ＧａＡｓ）層（チャンネル層）２と、実質的に不
純物を含有せず１ｏｏＸ以上の厚さを有するアルミニ１
ウムガリニウム砒素（Ａ／ＧａＡｓ）層（）々ツ７ア層
）３と、厚さ０．２μｍ程度のＮ型のアルミニ為ウムガ
リ孤ウム砒素（ム／ＧａＡｓ）層（電子供給層）４とを
つづけて形成する０ここ〒Ｎ型の不純物としてはシリコ
ン（８１）が適尚フあるが、その濃度とＮ型アルミニ具
つムガリ眞つム砒素（ム／ＧａＡｓ）層（電子供給層）
４の厚さとは、上記の他の特許出願（特願昭第５６−８
２０３５号）の願書に添附した明細書に記載されている
要件を満足する必要がある。
純物を含有せず１ｏｏＸ以上の厚さを有するアルミニ１
ウムガリニウム砒素（Ａ／ＧａＡｓ）層（）々ツ７ア層
）３と、厚さ０．２μｍ程度のＮ型のアルミニ為ウムガ
リ孤ウム砒素（ム／ＧａＡｓ）層（電子供給層）４とを
つづけて形成する０ここ〒Ｎ型の不純物としてはシリコ
ン（８１）が適尚フあるが、その濃度とＮ型アルミニ具
つムガリ眞つム砒素（ム／ＧａＡｓ）層（電子供給層）
４の厚さとは、上記の他の特許出願（特願昭第５６−８
２０３５号）の願書に添附した明細書に記載されている
要件を満足する必要がある。
第２図参照 、
フォトリソグラフィー法を使用してソース・ドレイン領
域５以外の領域をフォトレジスト膜６をもって覆い、夏
型不純物ｆあるシリコン（８，１）をイオン注入する。
域５以外の領域をフォトレジスト膜６をもって覆い、夏
型不純物ｆあるシリコン（８，１）をイオン注入する。
このとき注入されるイオンに与えられるエネルギーはノ
６ツ７７層３近辺において注入イオン濃度が最大に−な
る程度の値にｒＬＢＢＩＪ論」に基き決定される。又Ｊ
ドーズ＠ ｄ ｔｏ” ／α２程度が適当！ある。この
実施例の場合、２５Ｑｘｅ、ｖ程度が適当である。
６ツ７７層３近辺において注入イオン濃度が最大に−な
る程度の値にｒＬＢＢＩＪ論」に基き決定される。又Ｊ
ドーズ＠ ｄ ｔｏ” ／α２程度が適当！ある。この
実施例の場合、２５Ｑｘｅ、ｖ程度が適当である。
第３図、第４図参照
ベンゼン系剥離液等を使用してフォトレジスト膜６を溶
解除去し、電子供給層４の表面を窒、化アルミニ具ウム
（ムｌＮ）の保護膜７をもって覆い、７５０℃程度ｐ不
活性ガス雰囲気中でα５時間程度熱処理を施こして注入
シリコン（ｓｌ）原子の活性化を促す吉ともに、ノ々ツ
ファ層３とチャンネル層とのソース・ドレイン下部領域
に電子供給層４からＭＷ！不純物を拡散させ、高不純物
濃度領域８を形成する。このとき、シリコン（Ｅｌｉ）
注入領域におけるノンツ７ア層３とチャンネル層２の上
層との電子濃度は第４図に示すように２ Ｘ １０”
７ｃｍ”程度に、又、電子供給層４のそれは３ Ｘ １
０１７／ａｎ”程度になる。図において、一点鎖線は熱
処理温度が７５０℃の場合を示し、実線は熱処理温度が
７００℃の場合を示す。図より明らかなように電子供給
層４−ｔ％社キャリヤの活性化が７００℃１は不充分で
あるので、熱処理温度は７５０℃程度あるいはそれ以上
が適当′ｔ％あることを示す。この熱処理条件下フシリ
コン（Ｓｌ）注入１１Ｍ以外で電子供給層４からＮ型不
純物が電子蓄積層へ拡散するのを実質的に妨げるのに必
要なノセツ７ア層の厚みが１ｏｏＸ以上であり、かかる
ノツ７ア層３の存在により熱処理に伴う移動度低下を回
避１きる。
解除去し、電子供給層４の表面を窒、化アルミニ具ウム
（ムｌＮ）の保護膜７をもって覆い、７５０℃程度ｐ不
活性ガス雰囲気中でα５時間程度熱処理を施こして注入
シリコン（ｓｌ）原子の活性化を促す吉ともに、ノ々ツ
ファ層３とチャンネル層とのソース・ドレイン下部領域
に電子供給層４からＭＷ！不純物を拡散させ、高不純物
濃度領域８を形成する。このとき、シリコン（Ｅｌｉ）
注入領域におけるノンツ７ア層３とチャンネル層２の上
層との電子濃度は第４図に示すように２ Ｘ １０”
７ｃｍ”程度に、又、電子供給層４のそれは３ Ｘ １
０１７／ａｎ”程度になる。図において、一点鎖線は熱
処理温度が７５０℃の場合を示し、実線は熱処理温度が
７００℃の場合を示す。図より明らかなように電子供給
層４−ｔ％社キャリヤの活性化が７００℃１は不充分で
あるので、熱処理温度は７５０℃程度あるいはそれ以上
が適当′ｔ％あることを示す。この熱処理条件下フシリ
コン（Ｓｌ）注入１１Ｍ以外で電子供給層４からＮ型不
純物が電子蓄積層へ拡散するのを実質的に妨げるのに必
要なノセツ７ア層の厚みが１ｏｏＸ以上であり、かかる
ノツ７ア層３の存在により熱処理に伴う移動度低下を回
避１きる。
ここ１保鏝膜フが不存在１あると電子供給層４の砒素（
ムＳ）が昇華するから、この保饅膜フは必須である。
ムＳ）が昇華するから、この保饅膜フは必須である。
第５図参照
熱燐酸（Ｈ３ＰＯ，）を使用して保護膜７を溶解除去し
た後、フォトリソグラフィー法を使用してソース・Ｐレ
イン形成領域５上を残して電子供給層４の表面を７オト
レジスト膜（図示せず。）をもりて覆い、金／金ゲルマ
ニエウム（Ａｕ ／ Ａｕ Ｇ・）等（図示せず。）を
蒸着し”た後、リフトオフ法を使用してフォトレジスト
膜（図示せず。 ）とその上に形成さねた金／金ゲルマ
ニエウム（ムｕ／ＡｕＧｅ）層（図示せず。）を除去し
てソース・ドレイン電極９を完成する。
た後、フォトリソグラフィー法を使用してソース・Ｐレ
イン形成領域５上を残して電子供給層４の表面を７オト
レジスト膜（図示せず。）をもりて覆い、金／金ゲルマ
ニエウム（Ａｕ ／ Ａｕ Ｇ・）等（図示せず。）を
蒸着し”た後、リフトオフ法を使用してフォトレジスト
膜（図示せず。 ）とその上に形成さねた金／金ゲルマ
ニエウム（ムｕ／ＡｕＧｅ）層（図示せず。）を除去し
てソース・ドレイン電極９を完成する。
次に、再びフォトリソグラフィー法と金属の蒸着法とを
使用してゲート電極１０を形成する。この実施例におい
ては、ダート電極の材料はアル＜、−ニウム（Ａ／）？
ある。
使用してゲート電極１０を形成する。この実施例におい
ては、ダート電極の材料はアル＜、−ニウム（Ａ／）？
ある。
以上説明せるとおり、本発明によれば、実質的に不純物
を含有しない砒化ガリエウム（ＧａＡｓ）層をチャンネ
ル層とし、この上に厚さ１００Ｘ以上のノンＰ−プのア
ルミニ１ウムガリニウム砒素（ムｌＧａム８）層よりな
る７９７７７層を介在してＮ型のアルミニ１ウムガリニ
ウム砒素（ム／ＧａＡｓ）層よりなる電子供給層が形成
されているので、ソース・ドレイン領域にコンタクト抵
抗の低い層を形成するためにイオン注入法と７５０℃程
度の熱処理法とを使用することが１４き、プレーナ型で
ありながらソース・ドレイン領域のコンタクト抵抗の低
い高電子移動度トランジスタを提供することができる。
を含有しない砒化ガリエウム（ＧａＡｓ）層をチャンネ
ル層とし、この上に厚さ１００Ｘ以上のノンＰ−プのア
ルミニ１ウムガリニウム砒素（ムｌＧａム８）層よりな
る７９７７７層を介在してＮ型のアルミニ１ウムガリニ
ウム砒素（ム／ＧａＡｓ）層よりなる電子供給層が形成
されているので、ソース・ドレイン領域にコンタクト抵
抗の低い層を形成するためにイオン注入法と７５０℃程
度の熱処理法とを使用することが１４き、プレーナ型で
ありながらソース・ドレイン領域のコンタクト抵抗の低
い高電子移動度トランジスタを提供することができる。
第１．２．３．５図は本発明の一実施例に係る半導体装
置異体的には高電子移動度トランジスタの製造方法の主
要工程における基板断面図であり、第４図は第３図の補
足説明図１あり、熱処理温度とキャリヤ濃度との関係を
示す。 − １・・・半絶縁性砒化ガリ凰つム基板、２・・・チャン
ネル層（実質的に不純物を含有し、ない砒化ガリ＾ウム
層）、３・・・・９ツファ層（実質的に不純物を含有シ
ナいアルζ二凰つムガリ為つ入砒素層）、４・・・電子
供給層（Ｎ型のアルン二具つムガリ為つム砒素層）、５
・・・ソース・ドレイン領域、６・・・フォトレジスト
膜、７・・・窒化アル建二島つムの保膜膜、Ｂ・・・高
不純物濃度領域、９・・・ソース・ドレイン電極（金／
金ゲルマニーウムＷｉＩ）、ｌＯ・・・ダート電極（ア
ルき二ａウム層）０
置異体的には高電子移動度トランジスタの製造方法の主
要工程における基板断面図であり、第４図は第３図の補
足説明図１あり、熱処理温度とキャリヤ濃度との関係を
示す。 − １・・・半絶縁性砒化ガリ凰つム基板、２・・・チャン
ネル層（実質的に不純物を含有し、ない砒化ガリ＾ウム
層）、３・・・・９ツファ層（実質的に不純物を含有シ
ナいアルζ二凰つムガリ為つ入砒素層）、４・・・電子
供給層（Ｎ型のアルン二具つムガリ為つム砒素層）、５
・・・ソース・ドレイン領域、６・・・フォトレジスト
膜、７・・・窒化アル建二島つムの保膜膜、Ｂ・・・高
不純物濃度領域、９・・・ソース・ドレイン電極（金／
金ゲルマニーウムＷｉＩ）、ｌＯ・・・ダート電極（ア
ルき二ａウム層）０
Claims (1)
- 半絶縁性基板上に形成された砒化ガリエクムの単結晶層
よりなるチャンネル層と、核チャンネル層上に形成され
実質的に不純物を含有せず１００Ａ以上の厚さを有する
アルミニ為ウムガリ為ウム砒索の単結晶層よりなるノセ
ツファ層と、該ノ々ソファ層上に形成されたＮ型のアル
きニエウムガリエウム砒素の単結晶層よりなる電子供給
層と、該電子供給層上の一部に形成された少なくとも１
箇の制御電極と、該少なくとも１＠の制御電極を挾んｆ
前記電子供給層上の他の一部に形成さｈたｌ対の入・出
力電極とを有する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56149988A JPS5851573A (ja) | 1981-09-22 | 1981-09-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56149988A JPS5851573A (ja) | 1981-09-22 | 1981-09-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5851573A true JPS5851573A (ja) | 1983-03-26 |
Family
ID=15487005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56149988A Pending JPS5851573A (ja) | 1981-09-22 | 1981-09-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5851573A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59165716A (ja) * | 1983-03-08 | 1984-09-19 | Taisei Corp | 人工島の構築方法 |
| JPS6041262A (ja) * | 1983-08-16 | 1985-03-04 | Oki Electric Ind Co Ltd | 半導体装置 |
| JPS61162620A (ja) * | 1985-01-14 | 1986-07-23 | Mitsui Kaiyo Kaihatsu Kk | 脚昇降型作業台の固定装置 |
| JPS6230380A (ja) * | 1985-03-11 | 1987-02-09 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果型トランジスタ |
| JPS63281476A (ja) * | 1987-05-13 | 1988-11-17 | Sharp Corp | 電界効果型化合物半導体装置 |
-
1981
- 1981-09-22 JP JP56149988A patent/JPS5851573A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59165716A (ja) * | 1983-03-08 | 1984-09-19 | Taisei Corp | 人工島の構築方法 |
| JPS6041262A (ja) * | 1983-08-16 | 1985-03-04 | Oki Electric Ind Co Ltd | 半導体装置 |
| JPS61162620A (ja) * | 1985-01-14 | 1986-07-23 | Mitsui Kaiyo Kaihatsu Kk | 脚昇降型作業台の固定装置 |
| JPS6230380A (ja) * | 1985-03-11 | 1987-02-09 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果型トランジスタ |
| JPS63281476A (ja) * | 1987-05-13 | 1988-11-17 | Sharp Corp | 電界効果型化合物半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60189268A (ja) | 半導体装置 | |
| JP3213357B2 (ja) | シリコンスライス内に白金イオンを導入および拡散する方法 | |
| US4313768A (en) | Method of fabricating improved radiation hardened self-aligned CMOS having Si doped Al field gate | |
| US4662058A (en) | Self-aligned gate process for ICS based on modulation doped (Al,Ga) As/GaAs FETs | |
| JPH03775B2 (ja) | ||
| JPS5851575A (ja) | 半導体装置の製造方法 | |
| JPH0467337B2 (ja) | ||
| JPS6356710B2 (ja) | ||
| JP4050128B2 (ja) | ヘテロ接合電界効果型トランジスタ及びその製造方法 | |
| JPS5853863A (ja) | 半導体装置の製造方法 | |
| JPS6353711B2 (ja) | ||
| JPS58147172A (ja) | 半導体装置の製造方法 | |
| JPS5851576A (ja) | 半導体装置の製造方法 | |
| JPS59222966A (ja) | 半導体装置 | |
| JPS5918679A (ja) | 半導体装置 | |
| JP2514948B2 (ja) | 半導体装置の製造方法 | |
| JP2867422B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPH04246836A (ja) | 電界効果トランジスタの製造方法および結晶成長用保護膜の形成方法 | |
| JPS629676A (ja) | 半導体装置の製造方法 | |
| JPH0312770B2 (ja) | ||
| JPH028457B2 (ja) | ||
| JPS5916381A (ja) | 半導体装置の製造方法 | |
| JPH01286308A (ja) | ＧａＡｓ電界効果トランジスタの製造方法 | |
| JPH07283402A (ja) | 半導体装置とその製造方法 | |
| JPS61144822A (ja) | ＧａＡｓ導電層の形成方法 |