JPS6230697B2 - - Google Patents
Info
- Publication number
- JPS6230697B2 JPS6230697B2 JP55176212A JP17621280A JPS6230697B2 JP S6230697 B2 JPS6230697 B2 JP S6230697B2 JP 55176212 A JP55176212 A JP 55176212A JP 17621280 A JP17621280 A JP 17621280A JP S6230697 B2 JPS6230697 B2 JP S6230697B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- metal wiring
- wiring body
- forming
- polyimide resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
この発明は多層配線間の絶縁層構造を改善した
半導体装置の製造方法に関するものである。
半導体装置の製造方法に関するものである。
一般に、集積回路等の半導体装置は素子間を連
結する配線領域を著しく減少させ、また集積度を
上げるなどの理由から多層配線構造を有してい
る。この多層配線間の絶縁層には、従来低温気相
成長膜であるリンガラス等が用いられているが、
このリンガラスはクラツクが生じ易いこと、ある
いは配線パターンの微細化に困難があるなどの難
点がある。この難点を補うために最近上記多層配
線間の絶縁層として有機化合物であるポリイミド
樹脂が用いられている。このポリイミドはスピン
ナー塗布等によつて、平坦な絶縁膜構造を形成で
きるため配線パターンを微細化することができ、
また弾力性を有するため、十分な膜厚をもつて形
成することができる等の利点がある。
結する配線領域を著しく減少させ、また集積度を
上げるなどの理由から多層配線構造を有してい
る。この多層配線間の絶縁層には、従来低温気相
成長膜であるリンガラス等が用いられているが、
このリンガラスはクラツクが生じ易いこと、ある
いは配線パターンの微細化に困難があるなどの難
点がある。この難点を補うために最近上記多層配
線間の絶縁層として有機化合物であるポリイミド
樹脂が用いられている。このポリイミドはスピン
ナー塗布等によつて、平坦な絶縁膜構造を形成で
きるため配線パターンを微細化することができ、
また弾力性を有するため、十分な膜厚をもつて形
成することができる等の利点がある。
第１図は従来のポリイミド樹脂を絶縁膜に用い
た半導体装置を示すものである。すなわち、半導
体基板１１表面上にシリコンオキサイド
（SiO2）等の絶縁膜１２を形成し、この絶縁膜１
２上にフオト・エツチング等によるパターン形成
によつてアルミニウム（Al）等からなる金属配
線体１３を形成する。この金属配線体１３は、上
記絶縁膜１２上にフオト・エツチング等によつて
設けた開孔部１４によつて、半導体基板１１表面
とオーミツク接触を得ることができる。さらに上
記絶縁膜１２、及び金属配線体１３上にポリイミ
ド樹脂層１６からなる絶縁膜を形成する。このポ
リイミド樹脂層１６からなる絶縁膜上には、上記
と同様にフオト・エツチング等によるパターン形
成を施して、アルミニウム等からなる金属配線体
１７を形成する。上記金属配線体１３，１７は上
記ポリイミド樹脂層１６にフオト・エツチング等
によつて設けたスルーホール１５によつて接続さ
れている。上記の様な構成の半導体装置におい
て、金属配線体１３，１７間に形成する絶縁膜で
あるポリイミド樹脂１６は半導体基板１１表面を
被覆するシリコンオキサイド（SiO2）等の絶縁膜
１２に対して接着性を有していない。従つて、あ
らかじめ金属配線体１３を形成後、上記絶縁膜１
２とポリイミド樹脂層１６を接着させるために、
アルミニウムキレートあるいはアルミナ
（Al2O3）等のスパツタ膜層の接着層１８を上記絶
縁膜１２及び金属配線体１３表面に形成するもの
である。そしてポリイミド樹脂層１６を形成後、
このポリイミド樹脂層１６にフオト・エツチング
等によつてスルーホール１４を形成し、上記金属
配線体１３と接触する金属配線体１７を形成する
ものであるが、この金属配線体１７を形成する前
に、金属配線体１７と接触する上記金属配線体１
３の表面に形成されている上記接着層１８を除去
する必要がある。この接着層１８を除去すること
を十分に実施しないと、上記金属配線体１３，１
７間の導通状態が不完全になる問題が生ずる。し
かしながら、上記の接着層１８を除去する処理工
程は複雑で、多くの時間を必要とし、しかも完全
に除去が行なわれたか否かを工程中に確認するこ
とは非常に困難であるなどの欠点がある。
た半導体装置を示すものである。すなわち、半導
体基板１１表面上にシリコンオキサイド
（SiO2）等の絶縁膜１２を形成し、この絶縁膜１
２上にフオト・エツチング等によるパターン形成
によつてアルミニウム（Al）等からなる金属配
線体１３を形成する。この金属配線体１３は、上
記絶縁膜１２上にフオト・エツチング等によつて
設けた開孔部１４によつて、半導体基板１１表面
とオーミツク接触を得ることができる。さらに上
記絶縁膜１２、及び金属配線体１３上にポリイミ
ド樹脂層１６からなる絶縁膜を形成する。このポ
リイミド樹脂層１６からなる絶縁膜上には、上記
と同様にフオト・エツチング等によるパターン形
成を施して、アルミニウム等からなる金属配線体
１７を形成する。上記金属配線体１３，１７は上
記ポリイミド樹脂層１６にフオト・エツチング等
によつて設けたスルーホール１５によつて接続さ
れている。上記の様な構成の半導体装置におい
て、金属配線体１３，１７間に形成する絶縁膜で
あるポリイミド樹脂１６は半導体基板１１表面を
被覆するシリコンオキサイド（SiO2）等の絶縁膜
１２に対して接着性を有していない。従つて、あ
らかじめ金属配線体１３を形成後、上記絶縁膜１
２とポリイミド樹脂層１６を接着させるために、
アルミニウムキレートあるいはアルミナ
（Al2O3）等のスパツタ膜層の接着層１８を上記絶
縁膜１２及び金属配線体１３表面に形成するもの
である。そしてポリイミド樹脂層１６を形成後、
このポリイミド樹脂層１６にフオト・エツチング
等によつてスルーホール１４を形成し、上記金属
配線体１３と接触する金属配線体１７を形成する
ものであるが、この金属配線体１７を形成する前
に、金属配線体１７と接触する上記金属配線体１
３の表面に形成されている上記接着層１８を除去
する必要がある。この接着層１８を除去すること
を十分に実施しないと、上記金属配線体１３，１
７間の導通状態が不完全になる問題が生ずる。し
かしながら、上記の接着層１８を除去する処理工
程は複雑で、多くの時間を必要とし、しかも完全
に除去が行なわれたか否かを工程中に確認するこ
とは非常に困難であるなどの欠点がある。
この発明は上記の事情を考慮してなされたもの
で、多層配線間にポリイミド樹脂層を形成する工
程において、複雑な処理工程を省き、しかもポリ
イミド樹脂と半導体基板表面の絶縁膜との接着を
容易で確実な方法で実現でき、これによつて信頼
性の高い絶縁層構造を有する半導体装置の製造方
法を提供することを目的とする。
で、多層配線間にポリイミド樹脂層を形成する工
程において、複雑な処理工程を省き、しかもポリ
イミド樹脂と半導体基板表面の絶縁膜との接着を
容易で確実な方法で実現でき、これによつて信頼
性の高い絶縁層構造を有する半導体装置の製造方
法を提供することを目的とする。
以下図面を参照して、この発明の一実施例を説
明する。第２図Ａ〜Ｆは製造工程を示し、図Ｆは
完成状態を示す。図Ａに示すように、半導体素子
から構成される半導体基板１１表面に、被覆膜で
ありシリコンオキサイド（SiO2）からなる絶縁膜
１２を、上記基板１１を高温の酸化雰囲気中にさ
らす等によつて形成する。この絶縁膜１２に半導
体素子間を接続するための開孔部１４をフオト・
エツチングによるパターン形成を経て形成し、上
記絶縁膜１２上に、アルミニウム合金からなる金
属層２１をマグネトロンスパツタ法等によつて所
望の厚さ、例えば0.5〜２μｍの厚さで付着させ
形成する。この発明では、上記金属層２１中に配
線パターン形成の際のエツチングによつて溶解さ
れずに残置され、しかもそれが電気的に配線間の
シヨートを生じない様電気抵抗の高い材料からな
る添加物、例えばシリコン（Si）を0.5％〜４％
の割合で含有させる。そして図Ｂに示すように、
上記金属層２１の表面上に、フオト・レジスト工
程によつてレジスト膜２２を形成し、パターン形
成を施した後リン酸、硝酸、酢酸を主成分とする
エツチング液等によつて不要なアルミニウム合金
をエツチングし、金属配線体１３を形成する。こ
の時、上記エツチング液によつて、不要なアルミ
ニウム合金のうちアルミニウムのみが除去され、
シリコン（Si）等の添加物２３は上記絶縁膜１２
表面上に多孔質状態で残置される。次に図Ｃに示
すように、パターニングされたレジスト膜２２を
熱有機酸等によつて除去し、上記金属配線体１３
と半導体基板１１のオーミツク接触を確実に得る
ための熱処理、例えば窒素ガスまたは窒素・水素
混合ガス雰囲気中で350〜550℃、５分〜30分程
度、を行う。このとき、オーミツク接触を得ると
共に上記多孔質状態で残置されている添加物２３
は絶縁膜１２表面に焼付けられた状態となる。こ
の様な状態の絶縁膜１２及び金属配線体１３上に
ポリイミド樹脂層１６をスピンナー塗布法等によ
つて、例えば1.5〜３μｍの厚さで形成する。そ
してこのポリイミド樹脂層１６と上記添加物２３
を介して絶縁膜１２との密着性を上げるために、
ベーキング処理すなわち100〜250℃の窒素ガス雰
囲気中で１〜２時間ほどの熱処理を行う。さら
に、図Ｄに示すように、上記ポリイミド樹脂層２
３上にフオト・レジスト工程によつてレジスト膜
２２を形成し、パターン形成後抱水ヒドラジンと
エチレンジアミンの混合液等のエツチング液を用
いて、不要なポリイミド樹脂を除去し、上記金属
配線体１３表面に達するスルーホール（開口部）
１５を形成する。このスルーホール１５は約45℃
のテーパを有する形状をなしている。さらに図Ｅ
に示すように、上記レジスト膜２２を有機レジス
トストリツパー等によつて除去し、スルアミン酸
及び酢酸、リン酸を主成分とするエツチング液等
を用いて、上記金属配線体１３の表面をエツチン
グする。これは上記スルーホール１５を形成する
際のエツチング液によつて、金属配線体１３の表
面に形成される薄い膜を除去するためである。な
お、この金属配線体１３上には、従来の様な接着
片がないため複雑な処理を必要としない。そして
図Ｆに示すように、上記ポリイミド樹脂層１６上
にアルミニウム等からなる金属配線体１７を、例
えばスパツタ法またはエレクトロンビーム法等に
よつて形成し、上記スルーホール１５によつて金
属配線体１３と接続するものである。
明する。第２図Ａ〜Ｆは製造工程を示し、図Ｆは
完成状態を示す。図Ａに示すように、半導体素子
から構成される半導体基板１１表面に、被覆膜で
ありシリコンオキサイド（SiO2）からなる絶縁膜
１２を、上記基板１１を高温の酸化雰囲気中にさ
らす等によつて形成する。この絶縁膜１２に半導
体素子間を接続するための開孔部１４をフオト・
エツチングによるパターン形成を経て形成し、上
記絶縁膜１２上に、アルミニウム合金からなる金
属層２１をマグネトロンスパツタ法等によつて所
望の厚さ、例えば0.5〜２μｍの厚さで付着させ
形成する。この発明では、上記金属層２１中に配
線パターン形成の際のエツチングによつて溶解さ
れずに残置され、しかもそれが電気的に配線間の
シヨートを生じない様電気抵抗の高い材料からな
る添加物、例えばシリコン（Si）を0.5％〜４％
の割合で含有させる。そして図Ｂに示すように、
上記金属層２１の表面上に、フオト・レジスト工
程によつてレジスト膜２２を形成し、パターン形
成を施した後リン酸、硝酸、酢酸を主成分とする
エツチング液等によつて不要なアルミニウム合金
をエツチングし、金属配線体１３を形成する。こ
の時、上記エツチング液によつて、不要なアルミ
ニウム合金のうちアルミニウムのみが除去され、
シリコン（Si）等の添加物２３は上記絶縁膜１２
表面上に多孔質状態で残置される。次に図Ｃに示
すように、パターニングされたレジスト膜２２を
熱有機酸等によつて除去し、上記金属配線体１３
と半導体基板１１のオーミツク接触を確実に得る
ための熱処理、例えば窒素ガスまたは窒素・水素
混合ガス雰囲気中で350〜550℃、５分〜30分程
度、を行う。このとき、オーミツク接触を得ると
共に上記多孔質状態で残置されている添加物２３
は絶縁膜１２表面に焼付けられた状態となる。こ
の様な状態の絶縁膜１２及び金属配線体１３上に
ポリイミド樹脂層１６をスピンナー塗布法等によ
つて、例えば1.5〜３μｍの厚さで形成する。そ
してこのポリイミド樹脂層１６と上記添加物２３
を介して絶縁膜１２との密着性を上げるために、
ベーキング処理すなわち100〜250℃の窒素ガス雰
囲気中で１〜２時間ほどの熱処理を行う。さら
に、図Ｄに示すように、上記ポリイミド樹脂層２
３上にフオト・レジスト工程によつてレジスト膜
２２を形成し、パターン形成後抱水ヒドラジンと
エチレンジアミンの混合液等のエツチング液を用
いて、不要なポリイミド樹脂を除去し、上記金属
配線体１３表面に達するスルーホール（開口部）
１５を形成する。このスルーホール１５は約45℃
のテーパを有する形状をなしている。さらに図Ｅ
に示すように、上記レジスト膜２２を有機レジス
トストリツパー等によつて除去し、スルアミン酸
及び酢酸、リン酸を主成分とするエツチング液等
を用いて、上記金属配線体１３の表面をエツチン
グする。これは上記スルーホール１５を形成する
際のエツチング液によつて、金属配線体１３の表
面に形成される薄い膜を除去するためである。な
お、この金属配線体１３上には、従来の様な接着
片がないため複雑な処理を必要としない。そして
図Ｆに示すように、上記ポリイミド樹脂層１６上
にアルミニウム等からなる金属配線体１７を、例
えばスパツタ法またはエレクトロンビーム法等に
よつて形成し、上記スルーホール１５によつて金
属配線体１３と接続するものである。
上記の様に、シリコン（Si）等の多孔質状の添
加物２３を介在させることにより、基板１１上の
絶縁膜１２とポリイミド樹脂１６との十分な接着
性を保持させることができる。即ち、多孔質状の
添加物２３の介在で、結果的にポリイミド層１６
の接着面積が増加し、接着性を高めることができ
る。しかも従来の様に金属配線体１３，１７間の
接続に対して十分な導電性を得るための複雑な処
理工程を行う必要がないため、製造工程を非常に
簡単なものとすることができる。上記アルミニウ
ム合金からなる金属配線層のシリコン（Si）の含
有率は0.5〜４％の範囲が望ましいが、これに限
定されるものでなくその最低限はポリイミド層に
対して必要な接着性を与えるために必要な量によ
つて決定され、上限はパターン形成された金属配
線体に残存するシリコン（Si）が配線体の導電性
に悪影響を与えないことである。
加物２３を介在させることにより、基板１１上の
絶縁膜１２とポリイミド樹脂１６との十分な接着
性を保持させることができる。即ち、多孔質状の
添加物２３の介在で、結果的にポリイミド層１６
の接着面積が増加し、接着性を高めることができ
る。しかも従来の様に金属配線体１３，１７間の
接続に対して十分な導電性を得るための複雑な処
理工程を行う必要がないため、製造工程を非常に
簡単なものとすることができる。上記アルミニウ
ム合金からなる金属配線層のシリコン（Si）の含
有率は0.5〜４％の範囲が望ましいが、これに限
定されるものでなくその最低限はポリイミド層に
対して必要な接着性を与えるために必要な量によ
つて決定され、上限はパターン形成された金属配
線体に残存するシリコン（Si）が配線体の導電性
に悪影響を与えないことである。
なお、上記のアルミニウム合金に含まれる添加
物はシリコン（Si）に限ることなく、シリコンオ
キサイド（SiO2）、シリコンナイトライド
（Si3N4）、アルミナ（Al2O3）、または金属酸化物
のうち少なくとも１種類以上で形成されているも
のであれば同様の効果が得られ、またアルミニウ
ム合金に含まれる割合、及びベーキング処理等に
おける熱処理工程の内容はシリコン（Si）の場合
に準じるものである。
物はシリコン（Si）に限ることなく、シリコンオ
キサイド（SiO2）、シリコンナイトライド
（Si3N4）、アルミナ（Al2O3）、または金属酸化物
のうち少なくとも１種類以上で形成されているも
のであれば同様の効果が得られ、またアルミニウ
ム合金に含まれる割合、及びベーキング処理等に
おける熱処理工程の内容はシリコン（Si）の場合
に準じるものである。
また、この発明は多層配線構造の半導体装置に
好適するものであるが、ポリイミド樹脂層を保護
膜のみのために利用する場合でもよく、この場合
には、ポリイミドの開口部がボンデイングパツド
部となる。
好適するものであるが、ポリイミド樹脂層を保護
膜のみのために利用する場合でもよく、この場合
には、ポリイミドの開口部がボンデイングパツド
部となる。
以上詳述した様に、この発明によれば、多層配
線間の絶縁層としてポリイミド樹脂層を容易で確
実な方法で製造でき、これによつて信頼性の高い
絶縁層構造を有する半導体装置の製造方法を提供
できる。
線間の絶縁層としてポリイミド樹脂層を容易で確
実な方法で製造でき、これによつて信頼性の高い
絶縁層構造を有する半導体装置の製造方法を提供
できる。
第１図は従来の半導体装置の概略的断面図、第
２図Ａ〜Ｆはこの発明の一実施例に係る半導体装
置およびその製造工程を示す概略的断面図であ
る。 １１……半導体基板、１２……絶縁膜、１３，
１７……金属配線体、１４……開孔部、１５……
スルーホール、１６……ポリイミド樹脂層、１８
……接着層、２１……金属層、２２……レジスト
膜、２３……添加物。
２図Ａ〜Ｆはこの発明の一実施例に係る半導体装
置およびその製造工程を示す概略的断面図であ
る。 １１……半導体基板、１２……絶縁膜、１３，
１７……金属配線体、１４……開孔部、１５……
スルーホール、１６……ポリイミド樹脂層、１８
……接着層、２１……金属層、２２……レジスト
膜、２３……添加物。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板の表面に第１の絶縁膜を形成する
工程と、この第１の絶縁膜上に電気的に高抵抗
で、配線パターン形成のエツチングに耐浸食性を
有する添加物を含む金属層を形成する工程と、こ
の金属層をエツチングによりパターン化して上記
第１の絶縁膜上に第１の金属配線体を形成すると
ともに、その周囲に上記添加物を多孔質状態に残
置させる工程と、上記第１の金属配線体および上
記多孔質状態の添加物の上にポリイミド樹脂から
なる第２の絶縁膜を形成する工程と、この第２の
絶縁膜に少なくとも１つ以上の開口部を形成する
工程とを有することを特徴とする半導体装置の製
造方法。 ２ 上記第２の絶縁膜の開口部を通して上記第１
の金属配線体と接続される第２の金属配線体を形
成する工程を有することを特徴とする特許請求の
範囲第１項記載の半導体装置の製造方法。 ３ 上記添加物はシリコン（Si）、シリコンオキ
サイド（SiO2）、シリコンナイトライド
（Si3N4）、アルミナ（Al2O3）、または金属酸化物
のうち少なくとも一種類以上で形成されているこ
とを特徴とする特許請求の範囲第１項記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17621280A JPS5799756A (en) | 1980-12-13 | 1980-12-13 | Semiconductor device and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17621280A JPS5799756A (en) | 1980-12-13 | 1980-12-13 | Semiconductor device and its manufacture |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5799756A JPS5799756A (en) | 1982-06-21 |
| JPS6230697B2 true JPS6230697B2 (ja) | 1987-07-03 |
Family
ID=16009578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17621280A Granted JPS5799756A (en) | 1980-12-13 | 1980-12-13 | Semiconductor device and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5799756A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01235254A (ja) * | 1988-03-15 | 1989-09-20 | Nec Corp | 半導体装置及びその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5034181A (ja) * | 1973-07-30 | 1975-04-02 | ||
| JPS5179573A (ja) * | 1975-01-06 | 1976-07-10 | Hitachi Ltd | Haisensonohogohoho |
| JPS5845819B2 (ja) * | 1976-07-28 | 1983-10-12 | 株式会社日立製作所 | 多層配線構造 |
-
1980
- 1980-12-13 JP JP17621280A patent/JPS5799756A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5799756A (en) | 1982-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| US4606998A (en) | Barrierless high-temperature lift-off process | |
| US4520554A (en) | Method of making a multi-level metallization structure for semiconductor device | |
| US5051811A (en) | Solder or brazing barrier | |
| JPS63142A (ja) | 半導体装置の製造方法 | |
| JPS6230697B2 (ja) | ||
| JPS6029222B2 (ja) | 固体電子装置の製造方法 | |
| KR910008104B1 (ko) | 다수준 금속화 구조물을 지닌 반도체 디바이스 및 이의 제조방법 | |
| JPS633436A (ja) | 半導体装置の製造方法 | |
| JP2874216B2 (ja) | 半導体装置およびその製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JPS6251242A (ja) | 多層配線の製造方法 | |
| JPS612360A (ja) | 半導体装置の製造方法 | |
| JPH05243217A (ja) | 半導体装置の製造方法 | |
| JPH04307737A (ja) | 半導体装置の製造方法 | |
| JPS63293861A (ja) | 半導体装置の製造方法 | |
| JPH04322448A (ja) | 半導体装置の製造方法 | |
| JPS59115542A (ja) | 半導体装置の製造方法 | |
| JPS60261132A (ja) | 半導体装置の製造方法 | |
| JPS641055B2 (ja) | ||
| JPS57211251A (en) | Manufacture of semiconductor integrated circuit | |
| JPS6193629A (ja) | 半導体装置の製造方法 | |
| JPS58216442A (ja) | アルミニウム配線の形成方法 | |
| JPS6131616B2 (ja) | ||
| JPS596560A (ja) | 半導体装置の製造方法 |