JPS6231170A - 化合物半導体装置の構造 - Google Patents
化合物半導体装置の構造Info
- Publication number
- JPS6231170A JPS6231170A JP60169745A JP16974585A JPS6231170A JP S6231170 A JPS6231170 A JP S6231170A JP 60169745 A JP60169745 A JP 60169745A JP 16974585 A JP16974585 A JP 16974585A JP S6231170 A JPS6231170 A JP S6231170A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- dielectric
- boundary
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は例えば■−ｖ族または■−■族化合物半導体
のＭＩＳＦＥＴ或はパッジページ目ンに使用される化合
物半導体装置の構造に関する。
のＭＩＳＦＥＴ或はパッジページ目ンに使用される化合
物半導体装置の構造に関する。
“（従来の技術゛）
化合物半導体のＭＩＳＦＥＴを製作する場合、或は化合
物半導体のパッシベーションの際には、化合物半導体層
上に誘電体層が被着される。
物半導体のパッシベーションの際には、化合物半導体層
上に誘電体層が被着される。
この場合、化合物半導体自身の酸化物は極めて不安定な
ため、通常化合物半導体層上にはＳイｏ、 、 ８ｉｓ
Ｎ、 、 ＡＪＬ！Ｏ，、アルカリ土類弗化物（０（！
Ｆ！ 、 ８ｒＦ＠ 、 ＢａＦｌ等）或は該弗化物の
混晶からなる誘電体層が形成される。
ため、通常化合物半導体層上にはＳイｏ、 、 ８ｉｓ
Ｎ、 、 ＡＪＬ！Ｏ，、アルカリ土類弗化物（０（！
Ｆ！ 、 ８ｒＦ＠ 、 ＢａＦｌ等）或は該弗化物の
混晶からなる誘電体層が形成される。
（発明が解決しようとする問題点）
しかし、このように化合物半導体層上に、該化合物半導
体とは異なる材料の誘電体層を形成した場合、半導体−
誘電体界面の物理的、化学的安定性が不十分なため、満
足すべき電気的特性が得られていないのが現状である。
体とは異なる材料の誘電体層を形成した場合、半導体−
誘電体界面の物理的、化学的安定性が不十分なため、満
足すべき電気的特性が得られていないのが現状である。
例えば、ＦＩＴにおけるドレイン電流のドリフト現象、
トランスコンダクタンスの周波数分散、１／／ノイズが
８４に比べて遥かに高く、しきい電圧も不安定であると
いう問題、或は半導体レーザの端面劣化の問題などが知
られている。
トランスコンダクタンスの周波数分散、１／／ノイズが
８４に比べて遥かに高く、しきい電圧も不安定であると
いう問題、或は半導体レーザの端面劣化の問題などが知
られている。
これ等は、化合物半導体本来の特徴を生かしくた高速Ｉ
Ｏや光ＩＣの実現を阻む諸問題でおって、早急に解決さ
れることが望まれている。
Ｏや光ＩＣの実現を阻む諸問題でおって、早急に解決さ
れることが望まれている。
化合物半導体−誘電膜界面では、一般にＳ−に比べて遥
かに高い電子トラップ準位が観察されておシ、これ等の
電子による空間電荷層の存在が上述した諸問題の原因と
考えられているが、高い界面準位密度の発生原因につい
ては諸説があシ、未だ十分な解明がなされていない。
かに高い電子トラップ準位が観察されておシ、これ等の
電子による空間電荷層の存在が上述した諸問題の原因と
考えられているが、高い界面準位密度の発生原因につい
ては諸説があシ、未だ十分な解明がなされていない。
本願発明者等の研究によれば、上述の高い界面単位密度
の発生は界面における原子構造の不整が何らかの形で関
与していると思われる。
の発生は界面における原子構造の不整が何らかの形で関
与していると思われる。
このことは、界面準位密度の低いＳ（−Ｓｉｎ。
界面では上述のような不整が極めて少ないという観察事
実からも類推される。
実からも類推される。
また、ＧａＡｇ −５（０１界面では界面エネルギーを
緩和するために、ＧａＡｓ結晶中の膿が遊離、移動して
界面にパイルアップし、Ａｓ原子の抜けた空孔が界面準
位の原因になることも示唆されている。
緩和するために、ＧａＡｓ結晶中の膿が遊離、移動して
界面にパイルアップし、Ａｓ原子の抜けた空孔が界面準
位の原因になることも示唆されている。
そこで、この発明は化合物半導体の分解を抑制し、不整
の少ない界面、即ち界面準位密度の低い界面を有する化
合物半導体装置を提案することを目的とする。゛ （問題点を解決するための手段） 以上の問題点を解決するため、この発明では化合物半導
体層と、該化合物半導体層とは異なここで化合物半導体
層としてはＧａ劾等の■−Ｖ族化合物、或は■−■族化
合物のＭＩＳＦＥＴ或いはパッシベーションに使用され
る化合物半導体層等を挙げることができる。
の少ない界面、即ち界面準位密度の低い界面を有する化
合物半導体装置を提案することを目的とする。゛ （問題点を解決するための手段） 以上の問題点を解決するため、この発明では化合物半導
体層と、該化合物半導体層とは異なここで化合物半導体
層としてはＧａ劾等の■−Ｖ族化合物、或は■−■族化
合物のＭＩＳＦＥＴ或いはパッシベーションに使用され
る化合物半導体層等を挙げることができる。
また、誘電体層としては８ｉ０＠ 、 ５ｉｌＮ４ 、
Ａ４０Ｂ。
Ａ４０Ｂ。
アルカリ土類弗化物（Ｏａ’Ｅ１ 、８ｒＦ１ 、 Ｂ
ａＦ２等）或は該弗化物の混晶等から構成され、これ等
の誘電体層は化合物半導体層上に自然酸化膜の存在しな
い清浄な条件下で上記半導体層上に形成される。
ａＦ２等）或は該弗化物の混晶等から構成され、これ等
の誘電体層は化合物半導体層上に自然酸化膜の存在しな
い清浄な条件下で上記半導体層上に形成される。
更に誘電体層に添加される元素としては前記化合物半導
体層を構成する元素又はその同族元素、例えば化合物半
導体層がＧａＡｓ層である場合にはｈ或はＳｂ等を挙げ
ることができる。
体層を構成する元素又はその同族元素、例えば化合物半
導体層がＧａＡｓ層である場合にはｈ或はＳｂ等を挙げ
ることができる。
なお、誘電体層中に取込まれる上記元素の全原子数比は
３〜８％が適当であり、３Ｘ以下では十分な効果が得ら
れず、また８Ｘ以上では誘電体層の絶縁性が損われる。
３〜８％が適当であり、３Ｘ以下では十分な効果が得ら
れず、また８Ｘ以上では誘電体層の絶縁性が損われる。
（実施例）
以下、この発明を図示の実施例に基いて説明この清浄表
面上にＵ分子線源と８６．０．分子線源を使用した人り
、０３層３を形成し、更にドレイン電極ダ、ゲート電極
！、ソース電極６を形成することによｐ ＧｃｃＡａの
ＭＩＳＦＩｉｆＴを作製した。
面上にＵ分子線源と８６．０．分子線源を使用した人り
、０３層３を形成し、更にドレイン電極ダ、ゲート電極
！、ソース電極６を形成することによｐ ＧｃｃＡａの
ＭＩＳＦＩｉｆＴを作製した。
この場合、Ｕ分子線とｓｂ、ｏ、分子線はｎ −ＧａＡ
ｓ層−の表面で、 ２ムｔ＋ｓｂ鵞０．→ Ａｔ、Ｏ，＋ ８ｂ、’↑なる
反応を起こし、ｎ −ＧａＡｓ層２表面にＡｔ、Ｏ。
ｓ層−の表面で、 ２ムｔ＋ｓｂ鵞０．→ Ａｔ、Ｏ，＋ ８ｂ、’↑なる
反応を起こし、ｎ −ＧａＡｓ層２表面にＡｔ、Ｏ。
層Ｊが堆積するとともに、表面温度、分子線フラックス
比に依存した量のｓｂがＡＩ、１０１層３中に取込まれ
る。
比に依存した量のｓｂがＡＩ、１０１層３中に取込まれ
る。
このようにして形成されたｕ、０．層３とＷ −Ｇａｂ
層−とのＧａＡｍ−ムｔ、０．界面の原子不整と界面準
位密度は、それぞれ高エネルギーイオン散乱法とＯ−Ｖ
法によって評価した。
層−とのＧａＡｍ−ムｔ、０．界面の原子不整と界面準
位密度は、それぞれ高エネルギーイオン散乱法とＯ−Ｖ
法によって評価した。
外−ＧａＡａ層コの表面温度を４００℃、Ｕ分子線源温
度を１１００℃、ｓｂ、ｏ、分子線源温度を３４０ ℃
にそれぞれ設定した場合、Ａｌ ｌ Ｏ６層３中に取込
まれる８６の全原子数比は〜４％であシ、界面における
ＧａＡａ結晶の原子不整は２〜３原子層にわ設定した場
合には、Ｓｂの全原子数比は〜２％、原子不整は４〜６
原子層、界面準位密度は、２１０”ｃ＋ｎ−” ａ’Ｖ
−”であった。
度を１１００℃、ｓｂ、ｏ、分子線源温度を３４０ ℃
にそれぞれ設定した場合、Ａｌ ｌ Ｏ６層３中に取込
まれる８６の全原子数比は〜４％であシ、界面における
ＧａＡａ結晶の原子不整は２〜３原子層にわ設定した場
合には、Ｓｂの全原子数比は〜２％、原子不整は４〜６
原子層、界面準位密度は、２１０”ｃ＋ｎ−” ａ’Ｖ
−”であった。
また表面温度を４００℃、Ａｔ分子線源温度を１１００
℃、ｓｂ、ｏ、分子線源温度を３８０℃にそれぞれ設定
した場合には、ｓｂの全原子数比は〜ＩＯＸとなシ、誘
電体層としての性質（之１０”Ω・αの高い比抵抗）は
失われた。
℃、ｓｂ、ｏ、分子線源温度を３８０℃にそれぞれ設定
した場合には、ｓｂの全原子数比は〜ＩＯＸとなシ、誘
電体層としての性質（之１０”Ω・αの高い比抵抗）は
失われた。
（発明の効果）
以上要するに、この発明によれば例えば化合物半導体の
ＭＩ８Ｆ］ｉｆＴを製造する場合或は化合物半導体のパ
ッシベーションの際に半導体−誘電体界面の物理的、化
学的安定性を高めることができ、したがって高速ＩＯ１
光工０として満足すべき性能のものを得ることができる
。
ＭＩ８Ｆ］ｉｆＴを製造する場合或は化合物半導体のパ
ッシベーションの際に半導体−誘電体界面の物理的、化
学的安定性を高めることができ、したがって高速ＩＯ１
光工０として満足すべき性能のものを得ることができる
。
図面は、との発明の一実施例を示すＧｃＬＡｇ −ＭＩ
ＳＦＥＴの縦断側面図である。 図中、／はｐ −ＧａＡａ基板、−はｎ −ＧａＡ１層
、３はＡＡ２０１層。
ＳＦＥＴの縦断側面図である。 図中、／はｐ −ＧａＡａ基板、−はｎ −ＧａＡ１層
、３はＡＡ２０１層。
Claims (1)
- 化合物半導体層と、該化合物半導体層表面に形成された
前記化合物半導体層とは異なる材料の誘電体層とを備え
、前記誘電体層には前記化合物半導体層を構成する元素
又はその同族元素が添加されていることを特徴とする化
合物半導体装置の構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60169745A JPS6231170A (ja) | 1985-08-02 | 1985-08-02 | 化合物半導体装置の構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60169745A JPS6231170A (ja) | 1985-08-02 | 1985-08-02 | 化合物半導体装置の構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6231170A true JPS6231170A (ja) | 1987-02-10 |
Family
ID=15892058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60169745A Pending JPS6231170A (ja) | 1985-08-02 | 1985-08-02 | 化合物半導体装置の構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6231170A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5393680A (en) * | 1990-08-01 | 1995-02-28 | Sumitomo Electric Industries, Ltd. | MIS electrode forming process |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5739582A (en) * | 1980-08-20 | 1982-03-04 | Sumitomo Electric Ind Ltd | Manufacture of inversion type insulated gate field effect transistor |
| JPS59227164A (ja) * | 1983-06-08 | 1984-12-20 | Sumitomo Electric Ind Ltd | ＧａＡｓ絶縁ゲ−ト型電界効果トランジスタの製造方法 |
-
1985
- 1985-08-02 JP JP60169745A patent/JPS6231170A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5739582A (en) * | 1980-08-20 | 1982-03-04 | Sumitomo Electric Ind Ltd | Manufacture of inversion type insulated gate field effect transistor |
| JPS59227164A (ja) * | 1983-06-08 | 1984-12-20 | Sumitomo Electric Ind Ltd | ＧａＡｓ絶縁ゲ−ト型電界効果トランジスタの製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5393680A (en) * | 1990-08-01 | 1995-02-28 | Sumitomo Electric Industries, Ltd. | MIS electrode forming process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4103415A (en) | Insulated-gate field-effect transistor with self-aligned contact hole to source or drain | |
| US9490338B2 (en) | Silicon carbide semiconductor apparatus and method of manufacturing same | |
| US6136727A (en) | Method for forming thermal oxide film of silicon carbide semiconductor device | |
| US6476462B2 (en) | MOS-type semiconductor device and method for making same | |
| JP4928773B2 (ja) | 半導体装置 | |
| Olivo et al. | Electron trapping/detrapping within thin SiO2 films in the high field tunneling regime | |
| SE511816C2 (sv) | Resistor innefattande en resistorkropp av polykristallint kisel samt förfarande för framställning av en sådan | |
| US4169270A (en) | Insulated-gate field-effect transistor with self-aligned contact hole to source or drain | |
| DE3531631C2 (ja) | ||
| JP2648749B2 (ja) | 改良されたｍｏｓ型集積回路構造物およびその構成方法 | |
| US4229755A (en) | Fabrication of very large scale integrated circuits containing N-channel silicon gate nonvolatile memory elements | |
| US4916082A (en) | Method of preventing dielectric degradation or rupture | |
| JPH07193059A (ja) | 半導体装置の製造方法 | |
| JPH088210A (ja) | 炭化けい素半導体素子の製造方法 | |
| JP3313566B2 (ja) | ダイオードの製造方法 | |
| JPH0740607B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3793605B2 (ja) | ダイオード | |
| CN205752104U (zh) | 平面栅功率器件结构 | |
| Kobayashi et al. | Metal‐insulator‐semiconductor diodes fabricated on InP, InGaAsP, and InGaAs | |
| KR100298573B1 (ko) | 플레이너형트라이악소자 | |
| JPS5936833B2 (ja) | 半導体装置 | |
| JPS61127177A (ja) | 半導体装置及びその製造方法 | |
| JPH04127439A (ja) | 半導体装置の製造方法 | |
| Wolkenberg | Trapping properties of the silicon-silicon dioxide interface from electrochemical current-voltage behaviour | |
| WO2025243842A1 (ja) | 半導体ダイオード装置及びその製造方法 |