JPS59227164A - ＧａＡｓ絶縁ゲ−ト型電界効果トランジスタの製造方法 - Google Patents
ＧａＡｓ絶縁ゲ−ト型電界効果トランジスタの製造方法Info
- Publication number
- JPS59227164A JPS59227164A JP58103024A JP10302483A JPS59227164A JP S59227164 A JPS59227164 A JP S59227164A JP 58103024 A JP58103024 A JP 58103024A JP 10302483 A JP10302483 A JP 10302483A JP S59227164 A JPS59227164 A JP S59227164A
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- film
- field effect
- effect transistor
- gate field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、ＧａＡｓ 絶縁ゲート型電界効果トランジ
スタに関するものである。
スタに関するものである。
（従来技術とその問題点）
ＧａＡｓはＳｉに比べて電子移動度が数倍大きいため高
速動作素子用の材料として期待されてきた。
速動作素子用の材料として期待されてきた。
ところが、Ｓｉ では熱酸化膜ＳｉｎｇとＳｉとの界
面が良好であり、容易にＭＯＳＦＥＴが実現できるが、
ＧａＡｓ ではどのような絶縁膜形成法を用いても界
面準位密度が高く、良好なＭＩＳ構造は得られていない
。このためＧａＡｓ の電界効果トランジスタとして
はＧａＡｓ と金属とのショットキ障壁を利用したシ
ョットキゲート型電界効果トランジスタ（以下ＭＥＳＦ
ＥＴと略す）が用いられてきた。ところがＧａＡｓ Ｍ
ＥＳＦＥＴではゲート電極に十〇、８Ｖ以上の正−１ｍ
を印加できないことから、エンハンスメントショットキ
ゲートは熱や電気的ショックに弱く破損しやすいことも
問題であった。
面が良好であり、容易にＭＯＳＦＥＴが実現できるが、
ＧａＡｓ ではどのような絶縁膜形成法を用いても界
面準位密度が高く、良好なＭＩＳ構造は得られていない
。このためＧａＡｓ の電界効果トランジスタとして
はＧａＡｓ と金属とのショットキ障壁を利用したシ
ョットキゲート型電界効果トランジスタ（以下ＭＥＳＦ
ＥＴと略す）が用いられてきた。ところがＧａＡｓ Ｍ
ＥＳＦＥＴではゲート電極に十〇、８Ｖ以上の正−１ｍ
を印加できないことから、エンハンスメントショットキ
ゲートは熱や電気的ショックに弱く破損しやすいことも
問題であった。
ところが、ＧａＡｓ 絶縁ゲート電界効果ｌ・ランジ
スタ（以下ＧａＡｓ ＭＩＳＦＥＴ と略す）は、Ｓｉ
のＭＯＳＦＥＴに比べて動作速度が速く、またＧａＡｓ
のショットキゲート電界効果トランジスタ（ＭＥＳ
ＦＥＴ）に比べてゲートに正電圧を加えることができる
ため、集積回路を形成したときの論理振巾を大きくとれ
るという点、現在ＦＥＴ、ＩＣが用いられているあらゆ
る分野に用いることができ、その産業上の利用分野は極
めて大きく、特に高速処理が必要な分野、例えば計算機
のｃｐｖｌ メモリ、画像処理等での利用が期待できる
という点から、ＧａＡｓ ＭＩＳＦＥＴの開発が強く要
求されて来ている。
スタ（以下ＧａＡｓ ＭＩＳＦＥＴ と略す）は、Ｓｉ
のＭＯＳＦＥＴに比べて動作速度が速く、またＧａＡｓ
のショットキゲート電界効果トランジスタ（ＭＥＳ
ＦＥＴ）に比べてゲートに正電圧を加えることができる
ため、集積回路を形成したときの論理振巾を大きくとれ
るという点、現在ＦＥＴ、ＩＣが用いられているあらゆ
る分野に用いることができ、その産業上の利用分野は極
めて大きく、特に高速処理が必要な分野、例えば計算機
のｃｐｖｌ メモリ、画像処理等での利用が期待できる
という点から、ＧａＡｓ ＭＩＳＦＥＴの開発が強く要
求されて来ている。
ＧａＡｓ ＭＩＳＦＥＴの製造において、従来の方法で
は、ＧａＡｓ 表面に絶縁膜を形成すると、絶縁膜の
種類によらず、Ｇａの空孔が生じ、界面準位密度が大き
くなるため、良好な界面が得られなかった。
は、ＧａＡｓ 表面に絶縁膜を形成すると、絶縁膜の
種類によらず、Ｇａの空孔が生じ、界面準位密度が大き
くなるため、良好な界面が得られなかった。
４発明の構成）
」５本発明は、これらの問題点を解決するためになされ
たものであり、ＧａＡｓ のＭＩＳＦＥＴの製造方法
を与えるものである。
たものであり、ＧａＡｓ のＭＩＳＦＥＴの製造方法
を与えるものである。
以下本発明を説明する。
このＧａＡｓ表面Ｇａの絶縁膜への拡散を抑制するため
に発明者等は、Ｓｉｎｇ のアルコール溶液にＧａを
あらかじめ含ませ熱処理することにより、良好な界面を
得ている。また発明者等は、ＧａＡｓ表面の真空蒸着Ａ
７７ をちょうど界面まで陽極酸化する方法によって
も良好な界面を得ている。しかし本発明は、これらの絶
縁膜形成法をさらに改善したものであり、超高真空中で
ＧａＡｓ の成長に引き続き多量のＧａを含んだＡ／
膜を形成する方法を用いるものである。
に発明者等は、Ｓｉｎｇ のアルコール溶液にＧａを
あらかじめ含ませ熱処理することにより、良好な界面を
得ている。また発明者等は、ＧａＡｓ表面の真空蒸着Ａ
７７ をちょうど界面まで陽極酸化する方法によって
も良好な界面を得ている。しかし本発明は、これらの絶
縁膜形成法をさらに改善したものであり、超高真空中で
ＧａＡｓ の成長に引き続き多量のＧａを含んだＡ／
膜を形成する方法を用いるものである。
以下本発明の製造方法を図面に基づいて説明する。
゛１先ず第１図（、）に示すように半絶縁性ＧａＡｓ
基板１上にＳｉドープｎ型ＧａＡｓ層２を分子縁エピ
タキシャル法で１００ＯＡ成長させ、基板温度を低下さ
せたのち、引き続き超高真空中でＧａとＡＩ！の分子線
によりＧａとＡｌとの固溶合金膜８を５０ＯＡ成長させ
る。固溶合金中のＧａ のモル％は２０〜８０％であ
る。
基板１上にＳｉドープｎ型ＧａＡｓ層２を分子縁エピ
タキシャル法で１００ＯＡ成長させ、基板温度を低下さ
せたのち、引き続き超高真空中でＧａとＡＩ！の分子線
によりＧａとＡｌとの固溶合金膜８を５０ＯＡ成長させ
る。固溶合金中のＧａ のモル％は２０〜８０％であ
る。
ＡｌとＧａとの固溶合金では、２９℃以」二では相分離
が起こってしまうため基板を充分冷やしてからＧａ−Ａ
ｊ７膜を成長させている。
が起こってしまうため基板を充分冷やしてからＧａ−Ａ
ｊ７膜を成長させている。
次に固溶合金膜３を酸素プラズマ中でちょうど固溶合金
膜３がすべて絶縁膜４になるまで酸化する（第１図（ｂ
））。
膜３がすべて絶縁膜４になるまで酸化する（第１図（ｂ
））。
次に第１図（Ｃ）に示すように２領域の絶縁膜４を除去
する。
する。
この後この領域にＡｕＧｅＮ ｉ による電極パター
ンを形成し、４５０℃３分間熱処理してオーミック電極
５．６とする（第１図（ｄ））。
ンを形成し、４５０℃３分間熱処理してオーミック電極
５．６とする（第１図（ｄ））。
次に第１図（ｅ）に示すようにオーミック電極５．６間
の絶縁膜３上にＡｌ のゲート電極７を形成する。
の絶縁膜３上にＡｌ のゲート電極７を形成する。
、１＠□Ｇ′ａ’−ＡＪ？膜を絶縁化する方法は、実施
例で述べた酸素プラズマ中での陽極酸化法に限らず、た
とえば電解質溶液中での陽極酸化法でも良い。これらの
方法でのＧａ−Ａｊ７膜の酸化の終了の検知は、陽極電
圧一時間曲線の傾きの変化または干渉色の出現によって
容易に検知できる。
例で述べた酸素プラズマ中での陽極酸化法に限らず、た
とえば電解質溶液中での陽極酸化法でも良い。これらの
方法でのＧａ−Ａｊ７膜の酸化の終了の検知は、陽極電
圧一時間曲線の傾きの変化または干渉色の出現によって
容易に検知できる。
（発明の効果）
本発明においては、下記の優れた効果がある。
■ＧａＡｓ 層をいったん大気中にさらすとＧａＡｓ
表面にＧａＡｓのｎａｔｉｖｅ ｏｘｉｄｅ膜ができて
しまい、良好な界面が得られないが、本発明では、超高
真空中でＧａを含んだ／Ｖ膜を成長させてνするため上
記の問題はない。
表面にＧａＡｓのｎａｔｉｖｅ ｏｘｉｄｅ膜ができて
しまい、良好な界面が得られないが、本発明では、超高
真空中でＧａを含んだ／Ｖ膜を成長させてνするため上
記の問題はない。
■このＧａ−Ａｌ 膜は、Ｇａを多量に含んでいること
により、酸化中あるいはその後の熱処理中にＧａが絶縁
膜中に拡散するのが抑えられる。
により、酸化中あるいはその後の熱処理中にＧａが絶縁
膜中に拡散するのが抑えられる。
■このＧａ−Ａｌ膜はＡｌ を含んでいることにより
、電気抵抗率が高く耐薬品性も良い安定な酸化）漢を得
る。
、電気抵抗率が高く耐薬品性も良い安定な酸化）漢を得
る。
■このＧａ−Ａｌ膜はＡｌ を含んでいることにより
、超高真空中であるにもかかわらず、ＧａＡｓ 表面
にごくわずか存在する酸素を吸収している。
、超高真空中であるにもかかわらず、ＧａＡｓ 表面
にごくわずか存在する酸素を吸収している。
ば産業上の利用可能性）
ど上、記実施例ではｎ型、ＧａＡｓ 層２を動作層と
して用いており、ゲート電極に印加する電圧によりゲー
ト電極直下の空乏層の厚さを変え、動作層２を流れる電
流を変調する型のＦＥＴであるが、ＦＥＴ構造はこの実
施例に限るものではない。例えばｐ−型層を動作層とし
て用いた反転型のＭＩＳＦＥＴにも本発明による絶縁膜
形成法は適用することができる。
して用いており、ゲート電極に印加する電圧によりゲー
ト電極直下の空乏層の厚さを変え、動作層２を流れる電
流を変調する型のＦＥＴであるが、ＦＥＴ構造はこの実
施例に限るものではない。例えばｐ−型層を動作層とし
て用いた反転型のＭＩＳＦＥＴにも本発明による絶縁膜
形成法は適用することができる。
第１図（ａ） 、 （ｂ） 、 （Ｃ） 、 （ｄ）及
び（ｅ）は本発明による一実施例の説明のための図であ
り、製造プロセスの各段階での素子の断面構造を示すた
めのものである。 ｌは半絶縁性ＧａＡｓ 基板、 ２はｎ型 ＧａＡｓ 層、 ３はＧａ−Ａｌ固溶合金膜、 ４はＧａ−Ａｌの酸化膜、 ５．６はオーミック電極（ＡｕＧｅＮｉ ）、７はゲー
ト電極（ＡＩりである。 （（］） （ｂ”） （Ｃ） Ｗ１図 Ｉ’ｄ） （ｅ’）
び（ｅ）は本発明による一実施例の説明のための図であ
り、製造プロセスの各段階での素子の断面構造を示すた
めのものである。 ｌは半絶縁性ＧａＡｓ 基板、 ２はｎ型 ＧａＡｓ 層、 ３はＧａ−Ａｌ固溶合金膜、 ４はＧａ−Ａｌの酸化膜、 ５．６はオーミック電極（ＡｕＧｅＮｉ ）、７はゲー
ト電極（ＡＩりである。 （（］） （ｂ”） （Ｃ） Ｗ１図 Ｉ’ｄ） （ｅ’）
Claims (1)
- （１）半絶縁性ＧａＡｓ 基板上に超高真空中でＧａＡ
ｓ層を成長させる工程と、該ＧａＡｓ 層上にひき続
き超高真空中でＧａを多量に含んだＡＩ！膜を成長させ
る工程と、該Ａｌ 膜を絶縁化する工程と、２領域の該
絶縁膜を除去する工程と、該２領域にオーミック電極を
形成する工程と、該２オ一ミツク電極間の前記絶縁膜上
にゲート電極を形成する工程を含むＧａＡｓ 絶縁ゲ
ート型電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58103024A JPS59227164A (ja) | 1983-06-08 | 1983-06-08 | ＧａＡｓ絶縁ゲ−ト型電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58103024A JPS59227164A (ja) | 1983-06-08 | 1983-06-08 | ＧａＡｓ絶縁ゲ−ト型電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59227164A true JPS59227164A (ja) | 1984-12-20 |
| JPH0451985B2 JPH0451985B2 (ja) | 1992-08-20 |
Family
ID=14343072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58103024A Granted JPS59227164A (ja) | 1983-06-08 | 1983-06-08 | ＧａＡｓ絶縁ゲ−ト型電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59227164A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6231170A (ja) * | 1985-08-02 | 1987-02-10 | Agency Of Ind Science & Technol | 化合物半導体装置の構造 |
-
1983
- 1983-06-08 JP JP58103024A patent/JPS59227164A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6231170A (ja) * | 1985-08-02 | 1987-02-10 | Agency Of Ind Science & Technol | 化合物半導体装置の構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0451985B2 (ja) | 1992-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61295671A (ja) | 相補形プレ−ナ・ヘテロ構造ｉｃおよびその製造方法 | |
| KR930002594B1 (ko) | 반도체장치의 제조방법 | |
| KR920003799B1 (ko) | 반도체 장치 | |
| JPS61150280A (ja) | 縦型ｍｏｓトランジスタ | |
| JPS59227164A (ja) | ＧａＡｓ絶縁ゲ−ト型電界効果トランジスタの製造方法 | |
| US5107314A (en) | Gallium antimonide field-effect transistor | |
| Higashiwaki | Fundamental technologies for gallium oxide transistors | |
| KR910006698B1 (ko) | 반도체 장치 | |
| JP2773449B2 (ja) | 金属絶縁物半導体電界効果トランジスタ | |
| JPS6362274A (ja) | 電界効果トランジスタの製造方法 | |
| JPS58145162A (ja) | 半導体装置の製造方法 | |
| JPH0279512A (ja) | 超電導性の負荷半導体論理装置 | |
| JPS6190470A (ja) | 化合物半導体装置の製造方法 | |
| EP0264932A1 (en) | Field effect transistor | |
| JPH10107274A (ja) | トンネルトランジスタ及びその製造方法 | |
| JPS58124276A (ja) | シヨツトキゲ−ト電界効果トランジスタおよびその製造方法 | |
| JPH08255767A (ja) | 半導体素子の金属接触方法 | |
| JPS60140875A (ja) | 半導体装置 | |
| JPH0312770B2 (ja) | ||
| JPS63276269A (ja) | 絶縁ゲ−ト電界効果トランジスタ | |
| JPH0774356A (ja) | 半導体装置の製造方法 | |
| JPH07283402A (ja) | 半導体装置とその製造方法 | |
| JPH0210747A (ja) | 半導体集積装置及びその製造方法 | |
| JPS63185056A (ja) | 半導体装置 | |
| JPS63196079A (ja) | ヘテロ接合ｆｅｔ |