JPS6231302B2

JPS6231302B2 -

Info

Publication number: JPS6231302B2
Application number: JP14849984A
Authority: JP
Inventors: Aren Rorii Deibitsuto; Ooen Buradofuoodo Jefureee
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1984-07-17
Filing date: 1984-07-17
Publication date: 1987-07-07
Also published as: JPS6063470A

Description

【発明の詳細な説明】産業上の利用分野本発明は、複数の論理信号を測定する論理分析
器、特に被測定論理信号をワードとして表示する
論理状態分析器に関する。

背景技術とその問題点デジタル及びアナログ信号の測定分野におい
て、デジタル技法は最近一般化して来た。論理分
析器（Logic Analyzer）の如きデジタル測定器
は、例えばコンピユータ、卓上電子計算器、コン
ピユータ端末器及びデジタル制御装置の如きデジ
タル装置の調整及び故障修理に適している。斯る
論理分析器はデジタル記憶回路及びプリセツト・
カウンタを有するので、トリガ信号より前または
前後の論理信号を記憶測定できる。よつて、例え
ばデジタル装置内の種々の回路点における複数の
論理信号（デジタル・データ）の論理レベル（高
または低）及びタイミング関係を測定してデジタ
ル機器の異常発生前後の状態を解析するのに好適
である。論理分析器には２つの型式があり、一方
は論理タイミング分析器であり、他方は論理状態
分析器である。本発明はこの論理状態分析器に関
するものである。

従来の論理状態分析器は、陰極線管の如き表示
手段に、入力論理信号の状態を２進法、即ち数字
「０」及び「１」によるテーブル（図表）形式で
表示した。このテーブルにおいて横行の各桁が論
理信号の各入力チヤンネルに対応して２進法のワ
ードとなり、縦行が時間経過に対応する。よつ
て、論理信号の入力チヤンネル数が多い程、各ワ
ードの桁数が増える。

また従来の論理状態分析器には、古いデータ即
ち基準データと新しいデータを記憶する少くとも
２個の記憶回路を含んでいるものがある。基準及
び新しいデータは共に表示手段に表示されて新し
いデータを基準データと比較する。この場合も論
理信号の入力チヤンネル数が多い程、基準データ
及び新しいデータの各ワードの桁数が増える。

上述の如く表示手段に表示されるワードの桁数
が多くなると、各ワードを部分的に、即ち特定の
チヤンネルの論理信号のみを測定したい場合、測
定しないワードの桁、即ち「注意の不要な情報」
が邪魔になる。特にワードの桁数が多いと、特定
の桁のみを測定するのが困難になる。また、新し
いデータと基準データとを比較する場合は、２つ
のデータの各ワードを各対応桁毎に比較しなけれ
ばならず、測定が一層困難となる。

発明の目的したがつて本発明の目的は、表示手段に表示さ
れたワードの不要な桁をブランキング（縦行ブラ
ンキング・モード）して、必要な桁を測定し易く
する論理分析器の提供にある。

発明の概要本発明の論理分析器は、複数チヤンネルの論理
信号を順次記憶する記憶手段と、表示手段と、記
憶手段に記憶された論理信号の内、表示範囲の論
理信号を所望進法のワードとして表示する制御手
段とを具え、この制御手段は表示手段に表示され
たワードの所望桁をブランキングする（縦行ブラ
ンキング・モード）。

実施例以下、添付図を参照して本発明の好適な実施例
を説明する。

第１図は本発明の好適な一実施例のブロツク線
図を示す。プローブ１２の16個のプローブ・チツ
プ１０は論理信号を被測定デジタル装置から検出
してデータ入力回路１４に加える。斯るデータ入
力回路１４は記憶回路１６及びプローブ１２間と
のインターフエースとして働き、論理入力信号を
固定または可変閾値電圧（例えばマイナス12ボル
トからプラス12ボルトまでの直流電圧）と比較し
て所定レベルの論理信号に変換する。データ入力
回路１４の16個のチヤンネル出力は記憶回路１６
及びトリガ回路１８に加えられる。

トリガ回路１８には更に時間基準回路２０から
所望周期のクロツク信号が加えられると共に、組
合せトリガ機能を有するワード・リコグナイザー
及び表示上のトリガ位置（ポスト・トリガ、セン
タ・トリガ及びプリ・トリガ）を制御するプログ
ラム可能なカウンタが含まれる。トリガ回路１８
の出力は記憶回路１６及び輝度制御回路２８に加
えられる。記憶回路１６には、時間基準回路２０
からのクロツク信号及び制御回路２３からの書込
み／読出し命令信号が加えられ、斯る制御回路２
３はキーボード２５の操作に応じて制御（命令）
信号を発生する。記憶回路１６に書込み命令信号
が加えられると、記憶回路１６は時間基準回路２
０により制御された周期によりデータ入力回路１
４からのデータを記憶する。斯る記憶回路１６は
例えば16個の256ビツトランダム・アクセス・メ
モリー（以下RAMという）及び必要な制御回路
より成る。16個のRAMは４組に分けられてお
り、フオーマツト・スイツチ（図示せず）が16チ
ヤンネルに設定されたときは１チヤンネルにつき
256ビツトのデータが、８チヤンネルのときは512
ビツトのデータが、４チヤンネルのときは1024ビ
ツトのデータが夫々記憶される。

記憶回路１６に読出し命令信号が加えられる
と、垂直軸制御回路２２には記憶回路１６からデ
ータ・バス２４を介して並列データが加えられ
る。垂直軸制御回路２２はマルチプレクサを含ん
でいるので、記憶されたデータを表示手段に順次
表示するために並列データを直列データに変換す
る。表示チヤンネル間の垂直オフセツト電圧、例
えば階段波電圧も斯る垂直軸制御回路２２で発生
される。水平軸回路２６には時間基準回路２０か
らクロツク信号が、制御回路２３から読出し命令
信号が夫々加えられて、掃引信号（傾斜波または
階段波）及び輝度制御回路２８に加えられるブラ
ンキング信号を発生する。垂直軸制御回路２２か
らの直列出力は選択手段である選択スイツチ３２
及び増幅器３４を介して表示手段である陰極線管
（以下CRTという）３０の垂直偏向板に加えられ
る。水平軸回路２６からの掃引信号は選択スイツ
チ３６及び増幅器３８を介してCRT３０の水平
偏向板に加えられ、輝度制御回路２８の出力は
CRT３０の制御グリツドに加えられる。尚、選
択スイツチ３２及び３６はマルチプレツクサでも
よい。

マイクロプロセツサ、即ちマイクロプロセシン
グ・ユニツト（以下MPUという）４０は時間基
準回路２０からクロツク信号が加えられ、双方向
性データ・バス２４及びアドレス・バス４２に接
続される。尚、MPU４０はモトローラ社の
MC6800でもよい。スタテイツク・リードオンリ
ー・メモリ（以下ROMという）４４はデータ・
バス２４及びアドレス・バス４２に接続され、ア
ドレス・バス４２からのアドレス信号に対応する
制御信号を読出し、データバス２４を介して
MPU４０に加える。MPU４０は斯る制御信号に
より、データ・バス２４を介して加えられたデー
タの種々の処理を行なう。スタテイツクRAM４
６はデータ・バス２４及びアドレス・バス４２に
接続されて、MPU４０から書込み／読出し命令
信号が加えられると共に、MPU４０の外部記憶
回路として働く。MPU４０、ROM４４及びRAM
４６等はマイクロプロセツサ・システムを構成す
る。

スタテイツクRAM４８はデータ・バス２４及
びアドレス・バス４２に接続されると共に、
MPU４０からの制御信号が加えられて書込み及
び読出し動作が制御される。RAM４８はMPU４
０の命令によりRAM１６のデータを記憶し、
RAM１６及び４８は記憶手段となる。制御回路
２３はデータ・バス２４に接続される。カーソル
回路５０はプリセツト・カウンタを含み、デー
タ・バス２４に接続されてカーソル位置を制御す
る。データ・バス２４は更に緩衝記憶回路５２及
び文字発生器５４に接続される。斯る文字発生器
５４は文字用データを記憶する記憶回路部及び文
字発生部を含み、デジタルＸ及びＹ文字信号及び
Ｚ信号を発生する。記憶回路５２の内部は２分さ
れており、一方は高ビツト成分を記憶し、且つマ
ルチプレツクサ５６に接続されており、他方は低
ビツト成分を記憶し、且つマルチプレツクサ５８
に接続されている。文字発生器５４のＸ及びＹデ
ジタル出力とＺ（輝度）出力はマルチプレツクサ
５６及び５８と輝度制御回路２８に加えられる。
マルチプレツクサ５６及び５８のデジタル出力は
夫々デジタル―アナログ変換器（以下DACとい
う）６０及び６２に接続され、斯るDAC６０及
び６２のアナログ出力は夫々選択スイツチ３２及
び３６に加えられる。選択スイツチ３２及び３６
とマルチプレツクサ５６及び５８は制御回路２３
からの制御信号により制御される。

以下、各動作モードについて説明する。先ず論
理タイミング表示モードに付いて説明する。キー
ボード２５がタイミング表示モードに設定される
と、制御回路２３はタイミング表示命令信号を発
生する。RAM１６からの並列データは垂直軸制
御回路２２により直列データに変換されると共
に、各チヤンネルに異なるオフセツト電圧が加わ
つてCRT３０の垂直偏向板に加わり、また水平
軸回路２６からの掃引信号はCRT３０の水平偏
向板に加わるので、RAM１６に記憶されたデー
タはCRT３０の管面に第２図に示す如く表示さ
れる。管面の最上部に表示された波形はチヤンネ
ル０の論理信号であり、以下順にチヤンネル１，
２，３……で表示され、最下部の波形はチヤンネ
ル１５の論理信号である。トリガ回路１８の出力
及び文字発生器５４を介してカーソル回路５０の
出力が輝度制御回路２８に加えられるため、管面
左側の輝点部及び中央の輝点部（図において輝点
は黒丸で表わされる）は夫々トリガ点及びカーソ
ルを示す。カーソルは各チヤンネル間のタイミン
グ関係を測定するのに有効である。管面左上の文
字「TRIG＋96」はトリガ点とカーソル間のビツ
ト数が＋96であることを表わし、管面左下の文字
「0101 0000 0001 0100 CUR」はチヤンネル15か
ら０までのカーソル位置の論理状態を表わす。こ
れらの文字はMPU４０でデータを処理し、文字
発生器５４により表示される。尚、カーソルはカ
ーソル回路５０により任意に左右に移動できる。

次に論理状態表示モードに付いて説明する。キ
ーボード２４が２進表示モードに設定されると制
御回路２３は２進命令信号を発生する。RAM１
６に記憶された情報はRAM４８に移され、文字
発生器５４の記憶回路部を介して文字発生部に加
えられ、文字発生器５４からのデジタル文字信号
はDAC６０及び６２でアナログ信号に変換され
て第３図に示す如く、論理状態を２進法でCRT
３０の管面に表示する。管面の最上行の文字
「0101 0000 0001 0100」はカーソル位置のワー
ド、即ちチヤンネル15から０まぜの論理状態を示
し、18番目の行、、即ち最下行の文字「0000 0001
0100 0001」はトリガ・ワードを示す。２行から
17行までの文字はカーソル以後の16ワードを順次
表わしており、右側及び左側の縦行は夫々チヤン
ネル０及び15の論理状態を示している。

キーボード２５が排他的論理和モード、即ち比
較モードに設定されると、制御回路２３は比較命
令信号を発生する。このモードでは新しいデータ
を古いデータ即ち基準データと比較することがで
きる。初めにRAM１６に記憶されたデータは
RAM４８の記憶領域の一部に記憶され、次にキ
ーボード２５の制御によりRAM４８の他の記憶
領域に移され、このデータが基準データとなる。
次に新しいデータがプローブ１２及びデータ入力
回路１４を介してRAM１６に記憶され、更に
RAM４８の新しいデータ用の記憶領域に記憶さ
れて、基準及び新しいデータが第４図に示す如く
例えば２進法でCRT３０の右半分と左半分とに
夫々表示される。MPU４０は排他的論理和機能
を有するので、RAM４８からの基準及び新しい
データを比較し、新しいデータが基準データと異
なるとき輝度制御回路２８に文字発生器５４を介
して輝度信号を加える。輝度制御回路２８からの
出力信号は基準データと異なる新しいデータの表
示を輝度変調（図では太い文字）する。左上方の
文字「TRIG―４」は新しいデータのトリガ点と
カーソル点間のビツト数を示し、右上方の文字
「REF TRIG＋96」は基準データのトリガ点とカ
ーソル点間のビツト数を示す。尚、他の表示ワー
ドとチヤンネルの関係は第３図の場合と同じであ
る。また文字はMPU４０及び文字発生器５４に
より表示れている。

新しいデータ即ち左半分に表示されたデータの
内、カーソル・ワードから４番目のワードはトリ
ガ・ワードである。輝度制御回路２８は表示明滅
用の発振器を含んでおり、且つトリガ回路１８か
らトリガ信号が加わつているため、トリガ・ワー
ドの表示を明滅（図では太い部分及び細い部分を
有する文字）させて他の表示と区別する。尚、マ
イクロプロセツサ・システム４０，４４及び４６
はトリガ回路１８からのトリガ位置情報が１回加
えられると、斯かる情報を保持し、輝度制御回路
２８に加える。

キーボード２５が８進表示モードに設定される
と、制御回路２３は８進命令信号を発生する。
RAM１６に記憶された16チヤンネルの論理信号
はRAM４８に記憶され、MPU４０により３ビツ
トずつ、即ち３チヤンネルずつの組に分けられ、
２進法から８進法に変換される。よつて、文字発
生器５４は８進法の文字を発生し、CRT３０に
例えば「05 0024」、「00 0501」の如く表示する。

キーボード２５が16進表示モードに設定される
と制御回路２３は16進命令信号を発生する。
RAM１６に記憶された16チヤンネルの論理信号
はRAM４８に記憶され、MPU４０により、４ビ
ツト、即ち４チヤンネルずつの組に分けられ、２
進法は16進法に変換される。よつて文字発生器５
４は16進信号を発生し、CRT３０には例えば
「C3E6」、「AEAA」の如く表示される。

８進表示モード及び16進表示モードにおいて
も、上述の比較モードを選択することができ、同
様な動作を行なう。

次に本発明による論理分析器による縦行ブラン
キング・モード機能を説明する。斯るモードは任
意のステート・テーブル表示モードにおいて特に
有効である。キーボード２５の第１縦行ブランキ
ング・キーを押すと、制御回路２３は縦行ブラン
キング命令信号を発生するので、MPU４０は輝
度制御信号を文字発生器５４を介して輝度制御回
路２８に加える。第１縦行ブランキング・キーを
押している間、MPU４０のカウンタ機能により
CRT３０上のステート・テーブルの基準及び新
しいデータは夫々左側の縦行から順次ブランキン
グされていき、キーを押すのを止めたときの状態
でブランキング領域の変化は止まる。よつて、デ
ータの不要な縦行を第５図に示す如くステート・
テーブルから消去することができる（第５図は２
進表示モードの場合を示す）。消去された縦行は
ステート・テーブルの基準及び新しいデータの比
較及びリセツト機能において、「注意の不要な情
報」である。消去された縦行を再生するためにキ
ーボード２５の第２縦行ブランキング・キーを押
すと、消去された縦行の右側から順次再生され、
第５図に示す表示から第４図に示す表示に戻る。
ステート・テーブル表示モードが選択されたと
き、縦行ブランキング機能は自動的に表示をリセ
ツトしたり、全ての縦行の比較を行なうのに有効
である。ブロツク２３，２５，４０，４４及び６
は制御手段として動作する。

上述は本発明の好適な一実施例について述べた
が、当業者には種々に変形・変更がなし得ること
が明らかであろう。例えば、入力チヤンネルは
２，４，８，16，32……でもよく、また、CRT
３０に表示するカーソルのワードは２進、８進、
16進等の任意の進法でよい。更に表示手段は
CRT以外にＸ―Ｙプロツタ等も使用できる。

発明の効果上述の如く本発明による論理分析器によれば、
入力論理信号を所望進法のワードとしてテーブル
形式で表示し、表示されたワードの所望桁をブラ
ンキングするので、「注意の不要な情報」が邪魔
になることなく、一連のワードの特定の桁のみ容
易に測定できる。

【図面の簡単な説明】

第１図は本発明の論理分析器の好適な一実施例
のブロツク線図、第２図乃至第５図は本発明によ
る表示手段の表示を示す。図において、１６及び４８は記憶手段、３０は
表示手段、２３，２５，４０，４４及び４６は制
御手段である。

Claims

【特許請求の範囲】

１複数チヤンネルの論理信号を順次記憶する記
憶手段と、表示手段と、上記記憶手段に記憶され
た上記論理信号の内、任意の表示範囲の上記論理
信号を所望進法のワードとして表示する制御手段
とを具え、該制御手段は上記表示手段に表示され
た上記ワードの所望桁をブランキングすることを
特徴とする論理分析器。