JPS6231502B2 - - Google Patents
Info
- Publication number
- JPS6231502B2 JPS6231502B2 JP55004957A JP495780A JPS6231502B2 JP S6231502 B2 JPS6231502 B2 JP S6231502B2 JP 55004957 A JP55004957 A JP 55004957A JP 495780 A JP495780 A JP 495780A JP S6231502 B2 JPS6231502 B2 JP S6231502B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- integrated circuit
- semiconductor integrated
- circuit device
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/67—Complementary BJTs
- H10D84/673—Vertical complementary BJTs
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体集積回路の入力回路に形成され
寄生素子に基づく誤動作を防止する技術に関する
ものである。
寄生素子に基づく誤動作を防止する技術に関する
ものである。
従来のバイポーラ形半導体集積回路装置として
第１図に示すものが知られている。同図において
１はＰ形半導体基板であり、２〜１１は入力回路
ブロツクにおける各構成を示し、まず２は高不純
物濃度N+形埋込層、３はエピタキシヤル成長さ
せたＮ形層、４および４′は高不純物濃度のP+形
拡散領域、５はシヨツトキバリアダイオード（以
下SBDと記す。）、６はＮ形層３に対するオーミツ
ク接続を得るために形成された高不純物濃度の
N+形拡散領域、７はSBD、８および８′は高不純
物濃度のP+形分離拡散領域、９，１０，１１は
金属層であり、９は上記Ｎ形層３に接してそこに
SBDを形成し、１０はN+形拡散領域６にオーミ
ツクに接し、１１は上記Ｎ形層３に接してそこに
SBDを形成する。また８′，８″および１２〜１９
はnpnトランジスタを形成するブロツクを示し、
その内まず１２は高不純物濃度のN+形埋込層、
１３はコレクタ層を形成するＮ形層で前記３と同
一工程でエピタキシヤル成長により形成される。
１４は前記６と同時に形成された高不純物濃度の
N+形拡散領域であり、Ｎ形層１３に対しオーミ
ツク接続をとるために形成される。１５はエミツ
タを形成するための高不純物濃度のN+形拡散領
域であり、上記領域６，１４と同時に形成され
る。１６はベースを形成するための高不純物濃度
のP+形拡散領域であり、上記領域４，４′と同時
に形成される。また１７はコレクタ電極、１８は
エミツタ電極用金属層、１９はベース電極用金属
層であり、上記領域１７，１８，１９は前記領域
９，１０，１１と同時に形成される。なお２０は
各金属層と半導体層とを絶縁するための絶縁膜で
ある。また８′と８″はトランジスタを他の素子か
ら分離するための高不純物濃度P+形拡散領域で
あり、上記入力回路ブロツクを分離するための
８，８′と連続しており同時に形成される。
第１図に示すものが知られている。同図において
１はＰ形半導体基板であり、２〜１１は入力回路
ブロツクにおける各構成を示し、まず２は高不純
物濃度N+形埋込層、３はエピタキシヤル成長さ
せたＮ形層、４および４′は高不純物濃度のP+形
拡散領域、５はシヨツトキバリアダイオード（以
下SBDと記す。）、６はＮ形層３に対するオーミツ
ク接続を得るために形成された高不純物濃度の
N+形拡散領域、７はSBD、８および８′は高不純
物濃度のP+形分離拡散領域、９，１０，１１は
金属層であり、９は上記Ｎ形層３に接してそこに
SBDを形成し、１０はN+形拡散領域６にオーミ
ツクに接し、１１は上記Ｎ形層３に接してそこに
SBDを形成する。また８′，８″および１２〜１９
はnpnトランジスタを形成するブロツクを示し、
その内まず１２は高不純物濃度のN+形埋込層、
１３はコレクタ層を形成するＮ形層で前記３と同
一工程でエピタキシヤル成長により形成される。
１４は前記６と同時に形成された高不純物濃度の
N+形拡散領域であり、Ｎ形層１３に対しオーミ
ツク接続をとるために形成される。１５はエミツ
タを形成するための高不純物濃度のN+形拡散領
域であり、上記領域６，１４と同時に形成され
る。１６はベースを形成するための高不純物濃度
のP+形拡散領域であり、上記領域４，４′と同時
に形成される。また１７はコレクタ電極、１８は
エミツタ電極用金属層、１９はベース電極用金属
層であり、上記領域１７，１８，１９は前記領域
９，１０，１１と同時に形成される。なお２０は
各金属層と半導体層とを絶縁するための絶縁膜で
ある。また８′と８″はトランジスタを他の素子か
ら分離するための高不純物濃度P+形拡散領域で
あり、上記入力回路ブロツクを分離するための
８，８′と連続しており同時に形成される。
このような構成の半導体集積回路の動作につい
て説明する。まず１０を半導体集積回路の入力端
子として用い、９を半導体集積回路に印加される
一番低い基準電位に接続する。したがつてこの場
合金属層９に電気的に接続されている領域４，
４′，８，１，８′，８″は全て基準電位となる。
また電極１１は通常npnトランジスタのベース１
９に接続されている。ここで入力端子１０に上記
基準電圧より低い電圧が印加された場合を考え
る。このとき流れる電流は基準電圧に接続された
電極９からSBD５を通じてＮ形層３→N+形拡散
領域６→電極１０へと流れる。しかしP+形拡散
領域４とＮ形層３で形成される寄生のpnダイオ
ードはSBD５より通常順方向電圧は高いが、電極
９から電極１０に流れる電流が大きくなるとその
一部（ＩR）は電極９→P+形拡散領域４→Ｎ形層
３→N+形拡散領域６→電極１０の電流通路を流
れることになる。この電流（ＩR）は入力端子１
０に流れる電流が大きいほど大きくなる。一方こ
のような電流（ＩR）が流れる場合にはnpnトラ
ンジスタのコレクタ層１３および１２をコレクタ
とし、基板１または分離領域８′をベースとし、
埋込み層２およびＮ形層３をエミツタとして形成
される寄生的npnトランジスタの存在を考えなけ
ればならない。なぜならば上記電流（ＩR）はこ
の寄生npnトランジスタのベース電流となり寄生
npnトランジスタの電流増巾率を（βR）とする
と、電極１７を通じて（ＩRβR）の電流が流れ、
このため本来OFF状態であるはずの隣接トラン
ジスタのコレクタ電極１７の電位も降下してしま
い、特にコレクタ電極１７に接続される負荷抵抗
が高い値である場合には電位の降下が著るしく、
回路が誤動作するという欠点があつた。
て説明する。まず１０を半導体集積回路の入力端
子として用い、９を半導体集積回路に印加される
一番低い基準電位に接続する。したがつてこの場
合金属層９に電気的に接続されている領域４，
４′，８，１，８′，８″は全て基準電位となる。
また電極１１は通常npnトランジスタのベース１
９に接続されている。ここで入力端子１０に上記
基準電圧より低い電圧が印加された場合を考え
る。このとき流れる電流は基準電圧に接続された
電極９からSBD５を通じてＮ形層３→N+形拡散
領域６→電極１０へと流れる。しかしP+形拡散
領域４とＮ形層３で形成される寄生のpnダイオ
ードはSBD５より通常順方向電圧は高いが、電極
９から電極１０に流れる電流が大きくなるとその
一部（ＩR）は電極９→P+形拡散領域４→Ｎ形層
３→N+形拡散領域６→電極１０の電流通路を流
れることになる。この電流（ＩR）は入力端子１
０に流れる電流が大きいほど大きくなる。一方こ
のような電流（ＩR）が流れる場合にはnpnトラ
ンジスタのコレクタ層１３および１２をコレクタ
とし、基板１または分離領域８′をベースとし、
埋込み層２およびＮ形層３をエミツタとして形成
される寄生的npnトランジスタの存在を考えなけ
ればならない。なぜならば上記電流（ＩR）はこ
の寄生npnトランジスタのベース電流となり寄生
npnトランジスタの電流増巾率を（βR）とする
と、電極１７を通じて（ＩRβR）の電流が流れ、
このため本来OFF状態であるはずの隣接トラン
ジスタのコレクタ電極１７の電位も降下してしま
い、特にコレクタ電極１７に接続される負荷抵抗
が高い値である場合には電位の降下が著るしく、
回路が誤動作するという欠点があつた。
本発明は前記のような従来の欠点を除去するた
めになされたものであつて、上述した寄生npnト
ランジスタにおける電流増巾率（βR）を小さく
することにより寄生npnトランジスタにより隣接
するコレクタ層に流れる電流を減少させ、上述し
たような誤動作の生ずるのを防止することを目的
として成されたものである。
めになされたものであつて、上述した寄生npnト
ランジスタにおける電流増巾率（βR）を小さく
することにより寄生npnトランジスタにより隣接
するコレクタ層に流れる電流を減少させ、上述し
たような誤動作の生ずるのを防止することを目的
として成されたものである。
以下本発明の一実施例を第２図を用いて説明す
る。第２図中の１〜２０は第１図のそれと同一で
あるので具体的説明は省略する。本発明において
重要なことは、基体となる第１導電形の第１領域
（図示の例では基板１）、その上表面に形成された
第２導電形の第２領域（Ｎ形層３および埋込み層
２）、これを分離する第１導電形で第１領域より
高不純物濃度の第３領域（分離拡散領域８，
８′，８″をもつ構造において、第３領域で囲まれ
た少なくとも１ケ所の第２領域の下表面に、これ
と接し、かつその下表面全面を覆うように、第１
導電形で第１領域より高不純物濃度の第４領域を
付加することである。本実施例では、この第４領
域として、分離拡散層８，８′で囲まれた部分の
第２領域下表面に、具体的には、分離拡散領域
８，８′の直下から埋込み層２の直下にかけて、
高不純物濃度のP+形拡散領域２１を形成し、こ
れによつて、上述した寄生npnトランジスタにお
ける電流増幅率（βR）を小さくしている。
る。第２図中の１〜２０は第１図のそれと同一で
あるので具体的説明は省略する。本発明において
重要なことは、基体となる第１導電形の第１領域
（図示の例では基板１）、その上表面に形成された
第２導電形の第２領域（Ｎ形層３および埋込み層
２）、これを分離する第１導電形で第１領域より
高不純物濃度の第３領域（分離拡散領域８，
８′，８″をもつ構造において、第３領域で囲まれ
た少なくとも１ケ所の第２領域の下表面に、これ
と接し、かつその下表面全面を覆うように、第１
導電形で第１領域より高不純物濃度の第４領域を
付加することである。本実施例では、この第４領
域として、分離拡散層８，８′で囲まれた部分の
第２領域下表面に、具体的には、分離拡散領域
８，８′の直下から埋込み層２の直下にかけて、
高不純物濃度のP+形拡散領域２１を形成し、こ
れによつて、上述した寄生npnトランジスタにお
ける電流増幅率（βR）を小さくしている。
すなわち寄生npnトランジスタの電流増巾率
（βR）を減少する方法として寄生npnトランジス
タのベース領域を形成する領域８，８″，１等の
不純物濃度を高くすることにより（βR）を減少
させることができる。その点領域８，８′は前述
した様に本来濃度の高いP+形拡散領域であるた
め特に問題とはならないが、基板１は一般に高比
抵抗であるため従来のものにおいてはこの電流通
路が（βR）の大きさに大部分依存していたこと
になる。そこで本発明においては寄生npnトラン
ジスタの（βR）の大きさに大部分依存していた
領域に前述したように高不純物濃度のP+形拡散
領域２１を設置することにより（βR）を減少さ
せることができるのである。
（βR）を減少する方法として寄生npnトランジス
タのベース領域を形成する領域８，８″，１等の
不純物濃度を高くすることにより（βR）を減少
させることができる。その点領域８，８′は前述
した様に本来濃度の高いP+形拡散領域であるた
め特に問題とはならないが、基板１は一般に高比
抵抗であるため従来のものにおいてはこの電流通
路が（βR）の大きさに大部分依存していたこと
になる。そこで本発明においては寄生npnトラン
ジスタの（βR）の大きさに大部分依存していた
領域に前述したように高不純物濃度のP+形拡散
領域２１を設置することにより（βR）を減少さ
せることができるのである。
なお上記実施例においては入力回路ブロツクと
npnトランジスタブロツク間に形成させる寄生
npnトランジスタの防止について説明したが、入
力回路に限らず寄生npnトランジスタが生じ回路
動作に悪影響を及ぼすおそれのあるところであれ
ばその他の部分に使用することもできる。
npnトランジスタブロツク間に形成させる寄生
npnトランジスタの防止について説明したが、入
力回路に限らず寄生npnトランジスタが生じ回路
動作に悪影響を及ぼすおそれのあるところであれ
ばその他の部分に使用することもできる。
また本発明においてはN+埋込み層がないよう
な場合にも適用することができ、またP+形分離
拡散層をSiO2等の絶縁物に置換したいわゆる誘
電体分離形半導体集積回路装置にも適用すること
ができる。
な場合にも適用することができ、またP+形分離
拡散層をSiO2等の絶縁物に置換したいわゆる誘
電体分離形半導体集積回路装置にも適用すること
ができる。
以上のように本発明によれば、寄生npnトラン
ジスタ（βR）を小さくすることができるので、
例えば入力端子に基準電圧より低い電圧が印加さ
れてもそれに隣接するNPNトランジスタに流れ
る電流を低減し、よつて上記NPNトランジスタ
回路の誤動作を防止することができる。
ジスタ（βR）を小さくすることができるので、
例えば入力端子に基準電圧より低い電圧が印加さ
れてもそれに隣接するNPNトランジスタに流れ
る電流を低減し、よつて上記NPNトランジスタ
回路の誤動作を防止することができる。
さらに上記埋込み領域２と追加P+形拡散領域
で構成される低電圧化されたツエナーダイオード
により入力の過電圧保護としても動作させること
もできる。
で構成される低電圧化されたツエナーダイオード
により入力の過電圧保護としても動作させること
もできる。
しかも本発明は半導体基板にＮ形層をエピタキ
シヤル成長する前（望ましくはN+形埋込み層を
形成する前）にP+形層を形成するための拡散あ
るいはイオン打込みを１工程追加するのみで上記
した大きな効果を得ることができ、極めて工業的
に有効である。
シヤル成長する前（望ましくはN+形埋込み層を
形成する前）にP+形層を形成するための拡散あ
るいはイオン打込みを１工程追加するのみで上記
した大きな効果を得ることができ、極めて工業的
に有効である。
第１図は従来の集積回路装置における入力回路
部分および隣接npnトランジスタ部分を示す断面
図、第２図は本発明の集積回路装置の入力回路部
分および隣接npnトランジスタ部分の実施例を示
す断面図である。 １……Ｐ形半導体基板、２，１２……N+形埋
込み層、３，１３……Ｎ形層、４，４′，１６…
…P+形拡散領域、５，７……シヨツトキーバリ
アダイオード（SBD）、６，１４，１５……N+形
拡散領域、８，８′，８″，２１……P+形分離拡
散領域、９，１０，１１，１７，１８，１９……
金属層、２０……絶縁膜。
部分および隣接npnトランジスタ部分を示す断面
図、第２図は本発明の集積回路装置の入力回路部
分および隣接npnトランジスタ部分の実施例を示
す断面図である。 １……Ｐ形半導体基板、２，１２……N+形埋
込み層、３，１３……Ｎ形層、４，４′，１６…
…P+形拡散領域、５，７……シヨツトキーバリ
アダイオード（SBD）、６，１４，１５……N+形
拡散領域、８，８′，８″，２１……P+形分離拡
散領域、９，１０，１１，１７，１８，１９……
金属層、２０……絶縁膜。
Claims (1)
- 【特許請求の範囲】 １ 半導体集積回路装置の基体となる第１導電形
の第１領域と、第１領域の上表面に形成された第
２導電形の第２領域と、第２領域の上表面から第
１領域に達し上記第２領域を複数に分離するため
の第１導電形で上記第１領域より高不純物濃度の
第３領域とをもつ半導体集積回路装置において、
上記第３領域で囲まれた少なくとも１ケ所の第２
領域の下表面に、上記第２領域と接し、かつ上記
第２領域下面全面を覆うように第１導電形で上記
第１領域より高不純物濃度の第４領域を付加して
成ることを特徴とする半導体集積回路装置。 ２ 第２領域が、第３領域に囲まれた部分に形成
された高不純物濃度の埋込み層と、低不純物濃度
のエピタキシヤル成長層とによつて構成され、上
記第４領域が上記埋込み層の下面および上記エピ
タキシヤル成長層下面部を覆い、前記第３領域に
接するように形成して成ることを特徴とする特許
請求の範囲第１項記載の半導体集積回路装置。 ３ 第３領域で囲まれ、かつ下面が第４領域で覆
われた第２領域内に上記第３領域に電気的に接す
る第１導電形の第５領域が形成され、上記第５領
域とは電気的に接続され、かつ上記第２領域とは
シヨツトキバリアを構成する電極が接続されて成
ることを特徴とする特許請求の範囲第１項記載の
半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP495780A JPS56101766A (en) | 1980-01-18 | 1980-01-18 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP495780A JPS56101766A (en) | 1980-01-18 | 1980-01-18 | Semiconductor integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56101766A JPS56101766A (en) | 1981-08-14 |
| JPS6231502B2 true JPS6231502B2 (ja) | 1987-07-08 |
Family
ID=11598053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP495780A Granted JPS56101766A (en) | 1980-01-18 | 1980-01-18 | Semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56101766A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4676450B1 (en) * | 1984-01-06 | 1991-06-25 | Quick bail opening system for fishing reel |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4879585A (ja) * | 1972-01-24 | 1973-10-25 | ||
| JPS497766A (ja) * | 1972-05-11 | 1974-01-23 | ||
| JPS4933557A (ja) * | 1972-07-26 | 1974-03-28 | ||
| JPS5917544B2 (ja) * | 1975-04-22 | 1984-04-21 | 株式会社東芝 | 半導体集積回路 |
-
1980
- 1980-01-18 JP JP495780A patent/JPS56101766A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56101766A (en) | 1981-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6590273B2 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| US4117507A (en) | Diode formed in integrated-circuit structure | |
| JPS6358380B2 (ja) | ||
| JP3146579B2 (ja) | プログラマブル過電圧保護回路 | |
| US4825274A (en) | Bi-CMOS semiconductor device immune to latch-up | |
| US20020079555A1 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| EP0103306B1 (en) | Semiconductor protective device | |
| JPH07130963A (ja) | モノリシック集積回路と保護装置 | |
| US7888226B2 (en) | Method of fabricating power semiconductor device for suppressing substrate recirculation current | |
| JPH07297373A (ja) | 誘導性負荷要素に対する集積ドライバ回路装置 | |
| JP2000183341A (ja) | 半導体装置とそれを用いた半導体回路 | |
| JPH10303409A (ja) | 電話回線インタフェース用の保護構成部品 | |
| JP2700180B2 (ja) | ｐｎｐ型の縦型孤立コレクタトランジスタ | |
| JP2004207702A (ja) | パワートランジスタおよびそれを用いた半導体集積回路 | |
| JP2680848B2 (ja) | 半導体記憶装置 | |
| JP2683302B2 (ja) | 半導体装置 | |
| JPS6359262B2 (ja) | ||
| EP0607474B1 (en) | Semiconductor integrated circuit with layer for isolating elements in substrate | |
| JPS6223466B2 (ja) | ||
| EP0813247B1 (en) | A separate protective transistor to reduce injected current from one PN-junction-isolated island to another | |
| JP2901275B2 (ja) | 半導体集積回路装置 | |
| JPS6223465B2 (ja) | ||
| JPH06350032A (ja) | 半導体装置の配線構体 | |
| JPS6364058B2 (ja) | ||
| JPH09116021A (ja) | 半導体集積回路とその製造方法 |