JPS6231848B2

JPS6231848B2 -

Info

Publication number: JPS6231848B2
Application number: JP55076210A
Authority: JP
Inventors: Shinichi Watanabe
Original assignee: Citizen Watch Co Ltd
Current assignee: Citizen Watch Co Ltd
Priority date: 1980-06-06
Filing date: 1980-06-06
Publication date: 1987-07-10
Also published as: JPS573072A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、電子時計の発振回路の構成に関する
ものであり、さらに詳しく言えば32768Hzの如き
低周波発振回路の温度補償を4194304Hzの如き高
周波発振回路により行なう電子時計用発振回路の
歩度調整方法に関する。

［従来の技術］高周波発振回路と低周波発振回路とを同時に発
振させるとともに両者の発振信号の位相を位相比
較回路によつて検出し、その位相信号に従つて低
周波発振回路の周波数を段階的に切換制御するこ
とにより結果的に低周波発振回路の周波数精度を
高周波発振回路の周波数精度に依存させることに
より温度補償を行なう電子時計用発振回路は本出
願人により特願昭54―128666号としてすでに提案
してある。この従来例について第６図より第８図
を用いて簡単に説明する。

第６図はこの従来例に於ける電子時計の実施例
の回路ブロツク図である。第７図は第６図の主要
電圧波形図である。第８図は第６図の回路による
周波数・温度特性図である。第６図の構成につい
て説明する。１は高周波発振回路であり、Ｃ―
MOSインバータを用いた公知の回路構成を有す
るものであり、その発振周波数_Hは約4194304Hz
である。２は低周波発振回路であり、インバータ
２ａ、帰還抵抗２ｃ、水晶振動子２ｄ、入力コン
デンサ２ｅ、出力コンデンサ２ｆ、により構成さ
れる公知の水晶発振回路に周波数切換用のコンデ
ンサー２ｇ，２ｈを、それぞれ前記入力コンデン
サー２ｅ，２ｆと直列接続し、さらに周波数切換
用コンデンサー２ｇ及び２ｈと並列に端子P₅の信
号によつて制御される周波数切換用のMOSトラ
ンジスタ２ｉ，２ｊが接続されており、このトラ
ンジスタ２ｉ，２ｊがON状態にあるときは周波
数切換用コンデンサー２ｇ，２ｈは無視されP₂端
子に周波数_L1を出力している。又トランジスタ
２ｉ，２ｊがOFF状態となると、前記コンデン
サー２ｇ，２ｈがそれぞれ入出力コンデンサー２
ｅ，２ｆに対して直列に接続されることにより入
出力コンデンサーの値が減少し、P₂端子には前記
周波数_L1より高い周波数_L2が出力される。

尚本願に於ける高周波発振周波数_H低周波発
振周波数_Liとの間には次の関係が成立してい
る。すなわち低周波数_Liの段階的変化を_L1，
_L2…_Loとすると、_H ≒_LiXm ……(1)_Li max＞_H／ｍ ……(2)_Li min＜_H／ｍ ……(3) 上式に於いてｍは正の整数であり、maxは最大
値、minは最少値をあらわし、本実施例ではｍ＝128_Li max＝_L2、_Limin＝_L1 となつているため_Li ≒_H／128＝32768Hz_L2 ＞32768＞_L1 の関係が成立している。

さらに第６図に於いて３は位相比較回路であ
り、Ｄタイプフリツプフロツプ（以下DFFと略
記する）よりなり、データ入力端子Ｄには高周波
信号_Hが供給され、クロツク入力端子CLには後
述する分周回路よりの前段分周信号_aが供給さ
れ、出力端子には位相信号S₃が出力される。４
ａは前段分周回路で、３段の分周段よりなり、前
記低周波発振回路２の出力信号_Liを入力とし約
4096Hzの信号_aを出力する。４ｂは後段分周回
路で12段の分周段よりなり、前段分周回路４ａの
出力信号_aを入力とし計時用の１秒信号_sを出
力する。５は前記１秒信号_sを入力とするモー
タ駆動回路であり、６は運針表示装置を駆動する
ためのパルスモーターである。又８は周波数制御
回路であり、前記位相比較回路３の各出力信号S₃
を入力とするＴタイプフリツプフロツプ（以下
Ｔ・FFと略記する）により構成され、Ｔ・FF８
の出力信号S₈を前記低周波発振回路２のP₅端子に
周波数制御信号として供給する。

次に上記構成に於ける電子時計の動作を第７図
により説明する。

第７図に於いてイは高周波数発振周波数_Hで
あり、斜線を施したパルス_hは1024個ごとのパ
ルスを示す。ロは前段分周信号_a、ハは位相信
号S₃、ニは周波数制御信号S₈、ホは低周波発振回
路２のP₂端子に於ける出力信号_Liの各波形図を
示すものである。尚第６図に於いて低周波発振回
路２の出力信号_Liは、前段分周回路４ａ及び後
段分周回路４ｂによつて１秒信号_sに分周さ
れ、さらにモーター駆動回路５及びパルスモータ
ー６により運針表示装置を駆動し、時刻表示を行
つている。又前述のごとく位相比較回路３のデー
タ入力端子Ｄには_Hが、供給され、又クロツク
入力端子CLには前段分周回路４ａよりの出力信
号_aが供給されており、_aの立上りのタイミン
グで端子Ｄの論理レベルの反転信号を出力端子
にS₃として出力している。

今、第８図で、t₁の直前の時点に於ける各部の
条件を位相信号S₃が論理“０”、周波数制御信号
S₈が論理“１”とすると低周波発振回路２は、P₅
端子に供給されるS₈によつてトランジスタ２ｉ，
２ｊがON状態にあるためP₂端子には低い周波数
信号_L1が出力されている。この状態からt₁時点
に於いてロ図に示す如くクロツク信号_aが立上
がると；この時点に於ける_Hの状態はイ図に示
す如く論理“１”レベルの_hの範囲にあるため
D.FF３の出力S₃はハ図に示すごとく理論“０”
レベルを維持し、この結果ニ図及びホ図に示すご
とくＴ・FF８の出力信号S₈が論理“１”を維持
し、低周波発振回路２のP₂端子には_L1が出力し
つづける。そしてこの状態は、t₂時点に於いて
_aが立上がる直前まで維持される。次にt₂にて_a
が立上つた場合について考察すると、周知のごと
く上記する_aの立上り時点の_Hに対する位相関
係は、_aが_Liの分周信号であるため _Li＝_H／ｍの場合不変_Li ＞_H／ｍの場合、左に移動_Li ＜_H／ｍの場合、右に移動となり、その移動速度は_Liと、_H／ｍの周波
数の差によつて決定される。

したがつて、もし_Li＝_H／ｍであれば、_a
と_Hとの位相関係は不変であり、前記各信号
S₃，S₈，_Liの状態は永久にt₁に於ける状態を維
持することになる。

しかし第７図に示すごとくt₁に於ける条件が、
_Li＝_L1であるため、t₂に於ける_aの立上りは
_Hに対して右に移動しイ図に示すごとく_hの右
側の論理“１”レベルの範囲に出る。この結果
Ｄ・FF３の出力信号S₃が論理“１”に反転し、
さらにS₃の立上り信号にてＴ・FF８が反転して
出力信号S₈を論理“０”に切換える。この反転し
た周波数制御信号S₈により低周波発振回路２のト
ランジスタ２ｉ，２ｊがOFFに切換わることに
よつてP₂端子には、高い発振周波数_L2が出力さ
れる。そしてこの時点からは_aが_L2の分周信
号となるため_aと_Hとの位相関係が左に移動し
はじめる。そしてt₃に於ける_aの立上りは、再
び_hの範囲に復帰し、Ｄ・FF３の出力信号S₃が
論理“０”レベルに反転するが、S₈及びP₂点の出
力信号はそのまま維持される。そして次のt₄に向
つて_aと_Hとの位相はさらに左に移動するが、
t₄に於ける_aの立上りが、まだ_hの範囲にとど
まつているのでS₃，S₈，P₂の各波形は変化しな
い。次のt₅では位相がさらに左に移動することに
より_aの立上りが_hの左側の論理“０”レベル
の範囲に出る。この結果Ｄ・FF３の出力信号S₃
が論理“１”に反転し、さらにS₃の立上り信号に
てＴ・FF８が反転して出力信号S₈を論理“１”
に切換える。この反転した周波数制御信号S₈によ
り、低周波発振回路２のトランジスタ２ｉ，２ｊ
が再びON状態に切換ることによつてP₂端子には
低い発振周波数_L1が出力される。そしてこの時
点からは_aが_L1の分周信号となるため_aと
_Hとの位相関係は右に移動しはじめる。そしてt₆
では、_aの立上りが_hの範囲に復帰することに
よりＤ・FF３の出力信号が論理“０”に反転す
るが、S₈及びP₂の各波形は変化しない。さらにt₁
に向つて_aと_Hとの位相は右に移動するが、前
述のごとくt₁に於ける_aの立上りは_hの範囲に
とどまつているためS₃，S₈，P₂の各波形は変化せ
ず、位相制御動作が一巡する。そして上記t₁〜t₆
の位相制御動作を繰返すことにより、低周波信号
_Liを高周波信号_Hの１パルス以内にフエイズ
ロツクすることが可能となり、この結果低周波信
号_Liの分周信号である時計用１秒信号_sの精
度を高周波信号_Hの精度に依存させることが出
来た。

第８図に第６図に示す回路により制御された周
波数の温度特性を示す。横軸は温度、縦軸は周波
数変化率を示すものであり、曲線Ａは低周波発振
周波数_L1、Ｂは_L2、Ｃは高周波発振周波数
_H、Ｄは時計用１秒信号_sの各温度特性曲線であ
る。

本実施例に於ける_L1及び_L2は、２次温度特
性（上に凸の２次カーブ）、_Hは３次特性（左下
り右上りの３次カーブ）を示すものであり、第１
図に示す回路の周波数制御機能が理想的に働いた
場合には第３図のT₁〜T₂の温度範囲、つまり各
周波数が_L1＜_H／ｍ＜_L2の条件を満足する
範囲では曲線Ｃと曲線Ｄとが一致するはずである
が、実際は曲線Ｂと曲線Ｃとの交点付近では周波
数制御動作が不安定となるため若干狭くなり、実
用温度制御範囲としてはT₃〜T₄の温度範囲が得
られた。

上記のごとく従来例によれば、高周波発振回路
によつて規制された精度の計時用信号_sを得る
ことが出来るとともに、4194304Hzから32768Hz迄
の高周波分周回路を省略することが可能となり、
さらに高周波発振信号を、位相比較回路のデータ
入力として十分な範囲で、振巾を小さくすること
が出来るため、従来の高周波分周回路を使用する
方式に比べて著しく消費電力を少なくすることが
可能となり従来困難とされていた高精度水晶時計
の電池の長寿命化を達成することが出来た。

［発明が解決しようとする問題点］第５図を用いて従来技術の問題点を説明する。
第５図に於いて横軸・縦軸・曲線Ａ・曲線Ｂ・曲
線Ｃは第８図と同様である。従来技術は低周波発
振回路の２段階の異なる周波数_L1，_L2の発振
状態を示す曲線Ａ，曲線Ｂの各発振状態の動作時
間比率を、たとえば温度T₅ではY₁対Y₂の如くす
ることにより低周波発振回路の平均周波数すなわ
ちこれを分周した計時用信号を高周波発振周波数
_Hを示す曲線Ｃの温度特性と一致させることに
より曲線Ａの如き温度特性を曲線Ｃの如き平滑な
温度特性に温度補償するものと要約できる。しか
し、上記方式にて、曲線Ａを曲線Ｃにトレースし
た場合、温度特性は改善されるが、第５図のごと
く曲線Ｃが歩度誤差ゼロの理想曲線Ｅに対して、
△Ｓの歩度誤差を有する場合には計時信号に誤差
を生じ、時計として進み又は遅れになつてしまう
という問題がある。上記原因に基く時間誤差を修
正するための電子時計の歩度調整はトリマーコン
デンサーで行なうのが一般的であり、本例でも高
周波発振回路の発振容量にトリマーコンデンサー
を用い曲線Ｃを時計歩度がゼロとなる理想特性に
より近い曲線Ｅ（点線で示す）に合せ込んでい
た。しかしながら本願の如く高精度を目指す電子
時計では、このトリマーコンデンサーの経時変化
等による容量変化に伴う周波数安定度が問題とな
つていた。

本発明の目的は前記低周波発振回路の発振状態
を時分割で切換え温度補償する回路構成を兼用
し、これに簡単な歩度調整回路を付加するだけで
トリマーコンデンサーを用いることなく高分解能
のデジタル周波数調整を実現することにある。

［問題点を解決するための手段］上記目的を達成するため、本発明は下記構成を
有する。発振周波数を少なくとも２段階の異る周
波数の発振状態に切換えるための周波数切換手段
を備えた低周波発振回路と、この低周波発振回路
のほぼ整数倍の高周波信号を発生する高周波発振
回路と、前記低周波発振回路の出力信号又はその
分周信号をサンプリング信号とし、前記高周波信
号をデータ信号として前記両発振回路の出力信号
の位相比較を行う位相比較回路を有し、前記位相
比較回路の出力信号によつて前記低周波発振回路
の周波数切換手段を制御して、低周波発振回路の
各発振状態での動作時間比率を変化させることに
より温度補償を行う電子時計に於いて、前記位相
比較回路と、前記周波数切換手段との間に設けら
れた周波数制御回路と、該周波数制御回路に時計
の進み遅れを調整するための歩度設定データを供
給する歩度設定手段を設け、前記周波数制御回路
は、歩度設定手段によつて設定された歩度設定デ
ータに従つて前記位相比較回路の出力信号による
周波数切換手段の制御を無効とすることを特徴と
する。

［作用］第５図を用い上記構成において曲線Ｃを曲線Ｅ
にシフトさせる動作を説明する。温度T₅点にお
ける動作を例示すると曲線Ａ対曲線ＢをY1対Y2
の時間比率で切換制御してC1点の周波数を発生
していたものを前記周波数制御回路により時間
Y2に対して時間△Y2だけ切換制御時間を無効と
することにより切換時間比率をY3対Y4に変更し
てE1点の周波数にシフトさせる。上記動作を各
温度に渡つて行なうことにより曲線Ｃを曲線Ｅに
シフトさせ時計歩度をゼロに調整することができ
る。

［実施例］以下図面に従つて、本発明の実施例を説明す
る。

第１図は本発明に於ける電子時計の第１実施例
の回路ブロツク図であり、第２図は第１図におけ
る周波数制御回路の回路ブロツク図である。第３
図，第４図は第１図，第２図の主要電圧波形図で
ある。第１図の構成について説明する。第６図と
同一要素については同番号を付し説明を省略す
る。第１図に於いて第６図と異なる部分について
のみ説明すると、７は時計の進み、遅れを調整す
る歩度設定手段としての緩急値メモリーであり出
力端子KKには時計を進ませる時には論理“０”
となり、遅らせる時には論理“１”となる緩急ビ
ツト信号が出力され、K₀，K₁…K₆の各端子には
２進数での2⁰，2¹，…２^６に対応する緩急値ビツ
ト信号が出力される。尚この緩急値メモリー７と
そのセツト方法としてはIC内に設けた書込み・
読取りの容易なメモリー（例えばRAM）に腕時
計のリユーズやプツシユボタンによりセツトする
方法や、IC内に設けた読取り専用のメモリー
（例えばROM）に時計組立時にセツトする方法
や、ICのピンから直接入力する方法などが考え
られるが、ここでは単に緩急値メモリーとして表
わす。

ここで本発明に於ける時計の歩度を設定する緩
急調整と上記の緩急値メモリー７の関係について
述べる。緩急値メモリーにおける緩急データのも
ち方は上記例のように進み遅れの符号（緩急ビツ
ト）と進み遅れの絶対値（緩急ビツト）を分けて
もつ他にも補数形式でもつ方法など考えられる
が、いずれの方式においても進み遅れをそれぞれ
プラス、マイナスであらわす整数値に表現できる
ので以下この値を緩急量ｋとしてあらわす。一般
に時計の進み遅れを表わす時計歩度Ｓは単位時間
Ｔ当りの時計表示の進行時間ｔの１からの増減で
表わされ次式となる。

Ｓ＝ｔ／Ｔ−１ (4) この式で単位時間Ｔを高周波信号_Hのｌ個分
の所要時間とするときＴ＝ｌ／_Hを(4)式に代入
し、Ｓ＝（ｔ×_H）／ｌ−１ (5) と求まる。この(5)式でｌを増減して時計歩度Ｓを
調整する方法について以下述べるがこの意味でｔ
を以下歩度調整周期とよぶ。又この(5)式で進み遅
れゼロの条件であるＳ＝０を代入するときｌ＝ｔ
×_Hが求まり、この式を満足するｌ、_Hの１つ
の組合せとしてここでl₀，_Hpを採用する。当然
次式は成立する。

l₀＝ｔ×_Hp (6) このl₀を(5)式のｌとして採用したときの時計歩
度をS₀とするとき、 S₀＝（ｔ×_H）／l₀−１＝_H／_H0−１ (7) と求まる。さらに緩急量ｋのｊ（整数）倍をl₀か
ら減じたパルス数を(5)式のｌとして採用した時の
時計歩度Ｓを求めると、Ｓ＝（ｔ×_H）／（l₀−ｊ×ｋ）−１ (8) となる。ここで時計歩度調整の分解能Δとして Δ＝ｊ／l₀ (9) を採用し、時計歩度Ｓとしてゼロ近傍を考え、又
(7)式を用いるとき(8)式は次の様に変形される。

Ｓ≒S₀＋ｋ×Δ (10) 後述する周波数制御回路８は(7)式において_H
≠_H0のときS₀≠０となるが(10)式においてこのS₀
に分解能Δの緩急量ｋ倍を加えた時計歩度Ｓを実
現し結果として時計歩度Ｓをゼロに近く緩急調整
するものである。

本実施例では後述する緩急信号Ｓ８ｃが８秒信
号であり歩度調整周期はｔ＝８、_Hpとして
4194304を採用するので(6)式より l₀＝33554432又緩急量ｋが１に対しｌを１調整す
るのでｊ＝１である。よつて時計歩度調整の分解
能Δは(9)式より１／33554432となり約0.03ppm
（但しppmは10^-6をあらわす）である。又緩急値
ビツト信号がｎビツトの２進数より成立つとき｜
ｋ｜max＝２ⁿ−１（但しmaxは最大値を示す）
となるが本実施例ではｎ＝７であり｜ｋ｜max＝
2⁷−１＝127となる。よつてｋは−127から127ま
での値をとり、これと時計歩度調整の分解能Δ≒
0.03ppmであることより(10)式を用い時計歩度の調
整範囲は緩急量ｋが０のときの(7)式に示す時計歩
度S₀を中心にして前後約±3.8ppmの範囲とな
る。

さらに第１図に於いて８は周波数制御回路であ
るが、この構成については第２図を用いて説明す
る。入力端子P₇には位相信号S₃が入力され、Ｔタ
イプフリツプフロツプ（以下TFFと略記する）
８ａは入力端子Ｔよりこの位相信号S₃が入力され
基本周波数制御信号Ｓ８ａを出力端子Ｑより出力
する。EXCLUSIVE―NOR回路（以下XNOR回
路と略記する）８ｂは、この基本周波数制御信号
Ｓ８ａと後述するモード信号S8mを入力として周
波数制御信号Ｓ８を出力端子P₈に出力するもの
で、モード信号Ｓ８ｍが理論“１”のとき基本周
波数制御信号Ｓ８ａをそのまま周波数制御信号Ｓ
８とし、モード信号Ｓ８ｍが理論“０”のとき基
本周波数制御信号Ｓ８ａのインバート信号を周波
数制御信号Ｓ８とするものである。さらに第２図
に於いて入力端子P₆には時計用１秒信号_sが入
力され３段の分周段よりなる緩急用分周回路８ｃ
はこの_sを入力とし８秒信号である緩急信号Ｓ
８ｃを出力する。この緩急信号Ｓ８ｃは前記緩急
調整法の説明におけるｔの周期をもつた信号であ
り本例では歩度調整周期ｔ＝８となる。ここで緩
急分周回路８ｃを１段とし歩度調整周期ｔ＝２と
するのが時計歩度調整の分解能Δ≒0.12ppmとな
り少々粗くはなるが一般の歩度測定器での２秒周
期での測定にはうまく対応する点を付記してお
く。DFF８ｄはデータ入力端子Ｄが論理“１”
にセツトされており、クロツク入力端子CLに
は、緩急信号Ｓ８ｃが入力され、リセツト入力端
子Ｒには後述する緩急処理信号Ｓ８ｊが入力さ
れ、出力端子Ｑに緩急処理開始信号Ｓ８ｄを出力
する。この緩急処理開始信号Ｓ８ｄは緩急信号Ｓ
８ｃの立上りで論理“１”にセツトされ緩急処理
信号Ｓ８ｊが論理“１”のときリセツトされる信
号で緩急処理を開始したことを示す信号である。
XNOR回路８ｅは入力端子DKKより入力される
前記緩急ビツト信号と前記周波数制御信号Ｓ８を
入力とし緩急一致検出信号Ｓ８ｅを出力するが、
この緩急一致検出信号Ｓ８ｅは緩急ビツト信号が
論理“１”のとき周波数制御信号Ｓ８となり、又
緩急ビツトが論理“０”のとき周波数制御信号Ｓ
８のインバート信号になる。前述したように緩急
ビツト信号は時計の緩急すなわち時計を遅らせる
時と進める時に対しそれぞれ論理“１”，“０”が
対応しセツトされ、又周波数制御信号Ｓ８が論理
“１”のとき前記低周波発振回路２のP₅端子にこ
のＳ８が供給されることによりトランジスタ２
ｉ，２ｊがON状態になりP₂端子には低い周波数
信号_L1が出力され、周波数制御信号Ｓ８が論理
“０”のときは逆にトランジスタ２ｉ，２ｊが
OFF状態となりP₂端子には高い周波数信号_L2
が出力されるか、これらのことより緩急一致検出
信号Ｓ８ｅは緩急を示す緩急ビツト信号の論理
“１”，“０”に対してそれぞれ低に周波数信号_L
_１、高い周波数信号_L2がそれぞれP₂端子に出力
されているとき論理“１”となり、逆の周波数制
御信号が出力されているとき論理“０”となる信
号である。DFF８はこの緩急一致検出信号Ｓ
８ｅをクロツク入力端子CLの入力とし前記緩急
処理開始信号Ｓ８ｄをデータ入力端子Ｄの入力と
し緩急処理信号Ｓ８ｊをリセツト入力端子Ｒの入
とし、出力端子Ｑより出力信号Ｓ８を出力す
る。アンド回路８ｇはこの信号Ｓ８と位相信号
S₃を入力としプリセツト信号Ｓ８ｇを出力する。
８ｈはダウンカウンターであり、データ入力端子
D₀，D₁，…D₆には周波数制御回路８の入力端子
DK₀，DK₁、…DK₆より前記緩急値メモリー７よ
り緩急値ビツトが入力され、プリセツトイネーブ
ル入力端子PEには前記プリセツト信号Ｓ８ｇが
入力され、クロツク入力端子CLには後述するダ
ウン＝クロツク信号Ｓ８ｌが入力され、出力端子
Ｚにゼロ検出信号Ｓ８ｈを出力する。このダウン
カウンター８ｈは入力端子PEからの入力信号の
立上りで入力端子D₀，D₁，…D₆のデータを内部
カウンターにセツトし、入力端子CLからの入力
信号の立上りでこの内部カウンターをダウンカウ
ントするものであり、この入力端子CLからの入
力信号の立下りと、入力端子PEからの入力信号
の立下りで内部カウンターの値がゼロになつたか
どうかをチエツクし、もしゼロでないときは出力
端子Ｚに論理“０”を出力し、又ゼロのときは入
力端子PEからの入力信号が立上るまで出力端子
Ｚに論理“１”を出力し続ける。インバータ回路
８ｉは前記プリセツト信号Ｓ８ｇを入力とし、プ
リセツト信号Ｓ８ｇの反転信号Ｓ８ｉを出力す
る。DFF８ｊはこの信号Ｓ８ｉをクロツク入力
端子CLより入力し、データ入力端子より論理
“１”を入力し、リセツト入力端子より後述する
緩急処理終了信号Ｓ８ｋを入力し出力端子Ｑより
緩急処理中をあらわす緩急処理信号Ｓ８ｊを出力
する。アンド回路８ｋはこの緩急処理信号Ｓ８ｊ
と前記ゼロ検出信号Ｓ８ｈを入力とし緩急処理終
了信号Ｓ８ｋを出力する。アンド回路８ｌは前記
緩急処理信号Ｓ８ｊと位相信号S₃を入力としダウ
ンクロツク信号Ｓ８ｌを出力する。TFF８ｍは
入力端子Ｔにこのダウンクロツク信号Ｓ８ｌを入
力し、出力端子Ｑにモード信号Ｓ８ｍを出力す
る。

次に上記構成に於ける電子時計の動作を第３
図、第４図により説明する。

第３図は数波数制御回路８のダウンクロツク信
号Ｓ８ｌが論理“０”に固定された場合であり、
この条件により、TFF８ｍの出力信号であるモ
ード信号Ｓ８ｍが論理“１”が論理“０”に固定
される。このモード信号の一定値に対してXNOR
回路８ｂの出力である周波数制御信号Ｓ８は前述
したように基本周波数制御信号Ｓ８ａと同じか又
はそのインバート信号のうちのどちらかに固定さ
れることになる。第３図に於いてイは高周波発振
周波数_Hであり、斜線を施したパルス_hは4096
個ごとのパルスを示す。ロは前段分周信号_a、
ハは位相信号S₃である。ニは基本周波数制御信号
Ｓ８ａでありモード信号Ｓ８ｍが論理“１”固定
の場合と、モード信号Ｓ８ｍが論理“０”固定の
場合である。ホは周波数制御信号Ｓ８、ヘは低周
波発振回路２のP₂端子に於ける出力信号_Liの各
波形図を示すものである。尚第１図に於いて低周
波発振回路２の出力信号_Liは、前段分周回路４
ａ及び後段分周回路４ｂによつて１秒信号_sに
分周され、さらにモーター駆動回路５及びパルス
モータ６により運針表示装置を駆動し、時刻表示
を行つている。又前述のごとく位相比較回路３の
データ入力端子Ｄには_Hが、供給され、又クロ
ツク入力端子CLには前段分周回路４ａよりの出
力信号_aが供給されており、_aの立上りのタイ
ミングで端子Ｄの論理レベルの反転信号を出力端
子にS₃として出力している。

今、第３図で、t₁の直前の時点に於ける各部の
条件を位相信号S₃が論理“０”、基本周波数制御
信号Ｓ８ａはモード信号Ｓ８ｍが論理“１”固定
のときは論理“１”、又モード信号Ｓ８ｍが論理
“０”固定のときは論理“０”とするとき、
XNOR回路８ｂの出力信号である周波数制御信号
Ｓ８は論理“１”となり低周波発振回路２は、P₂
端子に供給されるＳ８によつてトランジスター２
ｉ，２ｊがON状態にあるためP₂端子には低い周
波数信号_L1が出力されている。この状態からt₁
時点に於いてロ図に示す如くクロツク信号_aが
立上がると、この時点に於ける_Hの状態はイ図
に示す如く論理“１”レベルの_hの範囲にある
ためDFF３の出力S₃はハ図に示す如く論理
“０”レベルを維持し、この結果ニ図に示す如く
TFF８ａの出力信号Ｓ８ａはモード信号Ｓ８ｍ
が論理“１”、論理“０”に対し、それぞれ論理
“１”、論理“０”を維持し、さらにホ図及びヘ図
に示す如くXNOR回路Ｓ８ｂの出力信号Ｓ８が論
理“１”を維持し、低周波発振回路２のP₂端子に
は_L1が出力出力しつづける。そしてこの状態は
t₂時点に於いて_aが立上る直前まで維持され
る。次にt₂にて_aが再び立上つた場合について
考察すると、周知のごとく上記する_aの立上り
時点の_Hに対する位置関係は、_aが_Liの分周
信号であるため、 _Li＝_H／ｍの場合不変 _Li＞_H／ｍの場合、左に移動 _Li＜_H／ｍの場合、右に移動となり、その移動速度は_Liと、_H／ｍの周波
数の差によつて決定される。したがつて、もし
_Li＝_H／ｍであれば、_aと_Hとの位相関係は
不変であり、前記各信号S₃，S₈，_Liの状態は永
久にt₁に於ける状態を維持することになる。

しかし第２図に示すごとくt₁に於ける条件が、
_Li＝_L1であるため、t₂に於ける_aの立上りは
_Hに対して右へ移動しイ図に示すごとく_hの右
側の論理“０”レベルの範囲に出る。この結果
DFF３の出力信号S₃が論理“１”に反転し、さ
らにS₃の立上り信号にてTFF８ａが反転し基本
周波数制御信号Ｓ８ａがニ図に示す如く反転し、
XNOR回路８ｂの出力Ｓ８が論理“０”に切換わ
る。この反転した周波数制御信号Ｓ８により低周
波発振回路２のトランジスタ２ｉ，２ｊがOFF
に切換わることによつてP₂端子には、高い発振周
波数_L2が出力される。そしてこの時点からは
_aが_L2の分周信号となるため_aと_Hとの位相
関係が左に移動しはじめる。そしてt₃に於ける
_aの立上りは、再び_hの範囲に復帰し、DFF３の
出力信号S₃が論理“０”レベルに反転するが、Ｓ
８ａ及びP₂点の信号はそのまま維持される。そし
て次のt₄に向つて_aと_Hとの位相はさらに左に
移動するが、t₄に於ける_aの立上りが、まだ_h
の範囲にとどまつているのでS₃、Ｓ８、_Liの各
波形は変化しない。次のt₅では位相がさらに左に
移動することにより_aの立上りの_hの左側の論
理“０”レベルの範囲に出る。この結果DFF３
の出力信号S₃が論理“１”に反転し、さらにS₃の
立上り信号にてTFF８ａが反転し基本周波数制
御信号Ｓ８ａが反転しXNOR回路８ｂの出力Ｓ８
を論理“１”に切換える。この反転した周波数制
御信号Ｓ８により、低周波発振回路２のトランジ
スタ２ｉ，２ｊが再びON状態に切換ることによ
つてP₂端子には低い発振周波数_L1が出力され
る。そしてこの時点からは_aが_L1の分周信号
となるため_aと_Hの位相関係は右に移動しはじ
める。そしてt₆では_aの立上りが_hの範囲に復
帰することによりDFF３の出力信号が論理
“０”に反転するが、Ｓ８及びP₂の各波形は変化
しない。さらにt₁に向つて_aと_Hとの位相は右
に移動するが、前述のごとくt₁に於ける_aの立
上りは_hの範囲にとどまつているためS₃，S₈，
P₂の各波形は変化せず、位相制御動作が一巡す
る。そして上記t₁〜t₆の位相制御動作を繰返すこ
とにより低周波信号_Liは高周波信号_Hの１パ
ルス以内にフエイズロツクされることになる。ま
たこのことを別の見方でまとめると、周波数制御
回路８のダウンクロツク信号Ｓ８ｌが論理“０”
に固定される時、モード信号Ｓ８ｍは論理“１”
又は論理“０”に固定され、このどちらかに固定
されていても低周波信号_Liは高周波信号_Hに
対してフエイズロツクされると見ることができ
又、時計用１秒信号_sは、この低周波信号_Li
を前段分周回路４ａと後段分周回路４ｂにより15
段の分周をした信号であるので、ｔ秒時計が進む
ときの_Hの個数は、ｔ×2¹⁵×（_H／_Li）＝ｔ×
2¹⁵×128となる。よつてl₀としてｔ×2¹⁵×128を
採用したときの(7)式で示される時計歩度S₀とな
る。次の第４図の説明以下では、この動作を引用
するときS₀フエイズロツクと略記する。

次に第４図の説明に入る。第３図では周波数制
御回路８のダウンクロツク信号Ｓ８ｌを論理
“０”として固定した場合のS₀フエイズロツク動
作について述べたが、第４図ではこれを踏まえ
て、周波数制御回路８が働く場合一般について述
べる。

第４図では具体的に緩急量ｋ＝＋３とした場合
を示す。周波数制御回路８に於いて緩急量ｋ＝＋
３のとき緩急値メモリー７により入力端子DKK
には緩急ビツト信号の論理“０”が、緩急量ｋ＝
３に対応する緩急値ビツト信号が入力端子DK₀と
DK₁には論理“１”が入力端子DK₂〜DK₆には論
理“０”が入力され、緩急一致検出信号Ｓ８ｅ
は、構成で説明したように緩急ビツト信号が論理
“０”なので低周波発振回路２がP₂端子より高い
周波数信号_L2を出力しているとき論理“１”を
とり、_L1を出力しているとき論理“０”をとる
ので結局、周波数制御信号Ｓ８のインバート信号
となる。逆に、緩急ビツト信号が論理“１”な
ら、緩急一致検出信号Ｓ８ｅは周波数制御信号Ｓ
８と同じ値をとる信号ということになる。

第４図に於いてイ〜ヘは第３図に於ける信号の
意味と同じであるので説明は省略する。さらに第
４図に於いてトは緩急信号Ｓ８ｃであり、チは緩
急処理開始信号であり、リは緩急一致検出信号で
あり、ヌはプリセツト信号Ｓ８ｇであり、ルは緩
急処理信号Ｓ８ｉであり、ヲはゼロ検出信号Ｓ８
ｈであり、ワはダウンクロツク信号Ｓ８ｌであ
り、カはモード信号Ｓ８ｍである。

今、第４図で、t₁₀の直前の時点に於ける各部
の条件を、_H，_a，S₃，Ｓ８ａ，Ｓ８，P₂、の
各信号は第３図に於ける任意の時刻におけるイ，
ロ，ハ，ニ，ホ，ヘの値をとる、つまりS₀フエイ
ズロツク動作中とし、緩急信号Ｓ８ｃ、緩急処理
開始信号Ｓ８ｄは論理“０”とし、前述したよう
に緩急一致検出信号Ｓ８ｅは周波数制御信号Ｓ８
のインバート信号になつているとし、プリセツト
信号Ｓ８ｇ、緩急処理信号Ｓ８ｊは論理“０”と
し、ゼロ検出信号Ｓ８ｈは論理“１”とし、ダウ
ンクロツク信号Ｓ８ｌは論理“０”とし、モード
信号Ｓ８ｍは論理“１”とする。そしてこの状態
は第２図の周波数制御回路８に於いて緩急信号Ｓ
８ｃが立上がらないとき、Ｓ８ｄ，Ｓ８，Ｓ８
ｇ，Ｓ８ｊ，Ｓ８ｌと論理“０”を維持するの
で、モード信号Ｓ８ｍは論理“１”を維持し続
け、S₀フエイズロツク動作も維持される。この状
態からt₁₀時点において８秒信号である緩急信号
Ｓ８ｃが立上がると緩急開始信号Ｓ８ｄもDFF
８ｄにより立上がる。しかしこのＳ８ｃとＳ８ｄ
を除く信号はDFF８のクロツク端子CLの入力
である緩急一致検出信号Ｓ８ｅが立上がるまで、
t₁₀直前の場合と同様の動作を行う。この状態か
ら次のt₁₁点において緩急一致検出信号が立上が
るとき（第３図におけるt₂時点但し、緩急量ｋ＜
０のときはt₅時点となる）DFF８の出力Ｓ８
は論理“１”となり位相信号S₃も論理“１”なの
でアンド回路８ｇによりプリセツト信号Ｓ８ｇが
論理“１”になりダウンカウンター８ｈは入力端
子D₀，D₁，…D₆より緩急値ビツトを内部カウン
ターに読み込む。しかし、緩急処理信号はＳ８ｊ
は論理“０”のままなのでここでもS₀フエイズロ
ツク動作は維持される。次のt₁₂時点において、
位相信号S₃が立下がり、アンド回路８ｇによりプ
リセツト信号Ｓ８ｇが立下りインバータ回路８ｉ
とDFF８ｊにより緩急処理信号Ｓ８ｊが立上が
り、DFF８ｄのリセツト入力端子Ｒに入力され
ることにより緩急処理開始信号Ｓ８ｄが論理
“０”となる。又DFF８のリセツト入力端子Ｒ
に入力されることによりＳ８が論理“０”とな
りこの結果アンド回路８ｇが閉じて以下プリセツ
ト信号Ｓ８ｇもt₂₀時点で再度緩急信号Ｓ８ｃが
立上るまで論理“０”を続ける。さらに緩急処理
信号Ｓ８ｊが論理“１”になつたことにより、ア
ンド回路８ｋが開きゼロ検出信号Ｓ８ｈはDFF
８ｊのリセツト端子に直接通り、又アンド回路８
ｌを通過した位相信号S₃がダウンクロツク信号Ｓ
８ｌとなり、さらにこのt₁₂時点のプリセツト信
号Ｓ８ｇの立下りにおいて内部カウンターのゼロ
チエツクが行なわれる。第４図は緩急量ｋ＝＋３
の例であり、このt₁₂時点ではダウンカウンター
８ｈの内部カウンターは３の値をとるのでゼロ検
出信号Ｓ８ｈは論理“０”をとり、Ｓ８ｋも論理
“０”をとり、位相信号S₃が直接ダウンクロツク
信号となる。このル図に示す緩急処理信号Ｓ８
ｊ、ヲ図に示すゼロ検出信号Ｓ８ｈ、ワ図に示す
ダウンカウント信号Ｓ８ｌの状態はダウンカウン
ト信号Ｓ８ｌが３回目の立上り時点t₁₇でダウン
カウンター８ｈの内部カウンターがゼロになり、
このダウンカウント信号Ｓ８ｌの３回目の立下り
時点t₁₈でゼロ検出信号が論理“１”になる直前
まで続く。このダウンクロツク信号Ｓ８ｌにより
TFF８ｍの出力であるモード信号Ｓ８ｍはカ図
のごとくＳ８ｌの立上りで反転する信号となる。
又このモード信号Ｓ８ｍがt₁₃時点までの論理
“１”を維持することによりイ〜ヘ図の動作はt₁₃
時点までS₀フエズロツク動作となる。t₁₃時点で
モード信号Ｓ８ｍが反転し論理“０”となり、こ
のことにより、XNOR回路８ｂにより周波数制御
信号Ｓ８は基本周波数信号Ｓ８ａの反転信号とな
り論理“０”を維持することになる。そして、低
周波発振回路２の出力端子P₂からの出力信号_Li
は高い周波数_L2を維持し、ロ図_aがこの_L2
の分周信号となるため_aと_Hの位相関係はさら
に左へ移動することになりt₁₄時点では_hの１個
左のパルスの論理“１”の範囲に入り、さらに
t₁₅時点でモード信号Ｓ８ｍが反転し論理“０”
となり、XNOR回路８ｂにより周波数制御信号Ｓ
８は基本周波数信号Ｓ８ａと同じ信号になり、論
理“０”を維持することになる。前記t₁₃時点と
同様に_aと_Hの位相関係はさらに左へ移動する
ことになりt₁₆時点では_hの２個左のパルス論理
“１”の範囲に入り、さらにt₁₇時点ではt₁₃時点と
同様の働きになりt₁₈時点で結局_hの３個左のパ
ルスの論理“１”の範囲に入る。以下この_hの
３個左のパルスをイ図に示す如く_h′とする。こ
のt₁₈時点で前述したようにヲ図に示すごとくゼ
ロ検出信号Ｓ８ｈが立上り、アンド回路８ｋによ
りDFF８ｊは即リセツトされ緩急処理信号Ｓ８
ｊが論理“０”となり、アンド回路８ｌにより以
下ダウンカウント信号Ｓ８ｌは論理“０”を維持
し、TFF８ｍの出力信号であるモード信号Ｓ８
ｍは論理“０”を維持することになる。このt₁₈
時点のイ〜ヘ図の信号は第３図に於けるt₃時点の
イ，ロ，ハ，ニ，ホ，ヘ図と比べると第３図の
_hを_h′と置き換えてみるとき全く同じである。
又前述したようにモード信号Ｓ８ｍは論理“０”
を以下続けるので、結局、次の緩急信号Ｓ８ｃが
立上るt₂₀J時点まで_h′に対してのS₀フエイズロ
ツク動作を繰返すことになる。

以上第４図の動作は緩急信号Ｓ８ｃの１周期の
間、t₁₀〜t₂₀の間で_hに対するS₀フエイズロツク
動作から、_h′に対するS₀フエイズロツク動作に
移行するものと言える。このことにより前記緩急
調整における歩度調整周期ｔとして時計用１秒信
号の分周信号である緩急信号Ｓ８ｃの周期８秒を
採用し、l₀としてこの歩度調整周期８秒の間S₀フ
エイズロツク動作を続けたときの_Hのパルス数
８×2¹⁵×128＝33554432とし、第４図では時計が
８秒進行する間に緩急量ｋ＝３に対して_hから
_h′にS₀フエイズロツク動作の対照が移ることに
より（l₀−３）個の_Hのパルスが出力される例
であるが本実施例の回路構成で緩急量ｋに対して
（l₀−ｋ）個の_Hのパルスが出力されるようにす
ることができ、又ｊ＝１とみることができる。

ここで、_H＝4194303.6Hzのときで、第４図で
説明した緩急量ｋ＝＋３のときの、時計歩度Ｓを
求めてみる。まず(7)式より緩急量ｋ＝０としたと
きの時計歩度S₀は約−0.095ppmつまり約
0.095ppmの遅れとなる。次に(9)式により時計歩
度の分解能Δは約0.03ppmとなり(10)式より時計歩
度Ｓは約−0.005ppmつまり約0.005ppmの遅れと
なる。

［発明の効果］上記のごとく本発明によれば、従来の発振周波
数を少なくとも２段階の異る周波数の発振状態に
切換えるとが出来る低周波発振回路を周波数制御
回路によつて前記各発振状態での動作時間比率を
変化させることにより温度補償を行う電子時計の
前記周波数制御回路に於ける時間比率切換動作を
兼用して歩度調整を行うようにしているため、信
頼性、スペース及びコスト的に問題とされていた
トリマコンデンサを使用することなく、わずかな
回路構成の付加によつて信頼性の高いデジタル歩
度調整が可能となる。

さらに前記周波数制御回路に於ける時間比率切
換動作は、高周波発振信号の１パルスの分解能で
行うことが出来るため、極めて高精度な歩度調整
が可能となり、高安定、高精度の水晶時計の達成
に対して極めて有益である。

【図面の簡単な説明】

第１図は本発明に於ける電子時計の回路ブロツ
ク図、第２図は第１図の周波数制御回路の回路ブ
ロツク図、第３図イ乃至ヘ、第４図イ乃至カは第
１図、第２図の主要電圧波形図、第５図は第１図
の回路による周波数・温度特性図、第６図は従来
例に於ける電子時計の回路ブロツク図、第７図は
第６図の主要電圧波形図、第８図は第６図の回路
による周波数・温度特性図である。１…高周波発振回路、２…低周波発振回路、３
…位相比較回路、４ａ…前段分周回路、７…緩急
値メモリー、８…周波数制御回路。

Claims

【特許請求の範囲】

１発振周波数を少なくとも２段階の異る周波数
の発振状態に切換えるための周波数切換手段を備
えた低周波発振回路と、この低周波発振回路のほ
ぼ整数倍の高周波信号を発生する高周波発振回路
と、前記低周波発振回路の出力信号又はその分周
信号をサンプリング信号とし、前記高周波信号を
データ信号として前記両発振回路の出力信号の位
相比較を行う位相比較回路を有し、前記位相比較
回路の出力信号によつて前記低周波発振回路の周
波数切換手段を制御して、低周波発振回路の各発
振状態での動作時間比率を変化させることにより
温度補償を行う電子時計に於いて、前記位相比較
回路と、前記周波数切換手段との間に設けられた
周波数制御回路と、該周波数制御回路に時計の進
み遅れを調整するための歩度設定データを供給す
る歩度設定手段を設け、前記周波数制御回路は、
歩度設定手段によつて設定された歩度設定データ
に従つて前記位相比較回路の出力信号による周波
数切換手段の制御を無効とすることを特徴とする
電子時計用発振回路。