JPS6231874B2 - - Google Patents
Info
- Publication number
- JPS6231874B2 JPS6231874B2 JP5509480A JP5509480A JPS6231874B2 JP S6231874 B2 JPS6231874 B2 JP S6231874B2 JP 5509480 A JP5509480 A JP 5509480A JP 5509480 A JP5509480 A JP 5509480A JP S6231874 B2 JPS6231874 B2 JP S6231874B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- communication path
- control
- instruction
- time division
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0407—Selecting arrangements for multiplex systems for time-division multiplexing using a stored program control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Exchange Systems With Centralized Control (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】
本発明は蓄積プログラム制御による時分割デイ
ジタル交換機の制御方式に関する。
ジタル交換機の制御方式に関する。
従来この種の方式では、通話路系の制御と中央
処理系の制御とが別系になつているため、両制御
機能は冗長になり同時に装置も複雑化している。
処理系の制御とが別系になつているため、両制御
機能は冗長になり同時に装置も複雑化している。
また、通話路系と中央処理系とを同一のマイク
ロプロセツサで制御する方式も提案されている
が、それは、単に通話路系の装置をマイクロプロ
セツサ上の入出力装置として接続し、マイクロプ
ロセツサのソフトウエアで通話路系の装置を制御
するものであつて、他のソフトウエアと同一メモ
リにその制御ソフトウエアが格納されるものであ
る。このため、一つのマイクロプロセツサで制御
するための特別のプログラムを用意することが必
要であり、制御用のソフトウエアの規模も大きく
なりマイクロプロセツサの負担が重くなる欠点が
あつた。
ロプロセツサで制御する方式も提案されている
が、それは、単に通話路系の装置をマイクロプロ
セツサ上の入出力装置として接続し、マイクロプ
ロセツサのソフトウエアで通話路系の装置を制御
するものであつて、他のソフトウエアと同一メモ
リにその制御ソフトウエアが格納されるものであ
る。このため、一つのマイクロプロセツサで制御
するための特別のプログラムを用意することが必
要であり、制御用のソフトウエアの規模も大きく
なりマイクロプロセツサの負担が重くなる欠点が
あつた。
本発明は、中央処理系の制御と通話路系の制御
とをともにマイクロ制御化し、その結果両者を統
合させて、両制御機能の冗長性を除去し、時分割
交換機の通話路系各種制御メモリの駆動が規則的
な周期動作であることを利用して、両装置の制御
用マイクロプログラムの実行周期を固定比率に設
定して、装置構成を簡単化し、かつ従来の時分割
交換機のソフトウエアを使用することができるこ
ととするのを目的とする。
とをともにマイクロ制御化し、その結果両者を統
合させて、両制御機能の冗長性を除去し、時分割
交換機の通話路系各種制御メモリの駆動が規則的
な周期動作であることを利用して、両装置の制御
用マイクロプログラムの実行周期を固定比率に設
定して、装置構成を簡単化し、かつ従来の時分割
交換機のソフトウエアを使用することができるこ
ととするのを目的とする。
本発明は、主記憶装置、データバツフアレジス
タ、メモリアドレスレジスタ、命令レジスタ、交
換接続情報を一時蓄積するレジスタ群および演算
回路を含み、交換接続制御を行う中央処理系と、
時分割通話路、時分割交換機用信号制御メモリお
よび時分割交換機用通話路制御メモリを含み、通
話路信号が中継接続される通話路系とを備えた時
分割交換機において、 上記中央処理系の各要素を接続するデータバス
と、上記通話路系の各要素を接続するデータバス
とが直結され、上記中央処理系を制御するマイク
ロ命令制御手段および上記通話路系を制御するマ
イクロ命令制御手段が格納されたマイクロ命令メ
モリと、このマイクロ命令メモリに接続されたタ
イミング回路と、このタイミング回路により上記
二つのマイクロ命令制御手段を交互に、予め設定
された比率で実行させる制御手段とを備えことを
特徴とする。
タ、メモリアドレスレジスタ、命令レジスタ、交
換接続情報を一時蓄積するレジスタ群および演算
回路を含み、交換接続制御を行う中央処理系と、
時分割通話路、時分割交換機用信号制御メモリお
よび時分割交換機用通話路制御メモリを含み、通
話路信号が中継接続される通話路系とを備えた時
分割交換機において、 上記中央処理系の各要素を接続するデータバス
と、上記通話路系の各要素を接続するデータバス
とが直結され、上記中央処理系を制御するマイク
ロ命令制御手段および上記通話路系を制御するマ
イクロ命令制御手段が格納されたマイクロ命令メ
モリと、このマイクロ命令メモリに接続されたタ
イミング回路と、このタイミング回路により上記
二つのマイクロ命令制御手段を交互に、予め設定
された比率で実行させる制御手段とを備えことを
特徴とする。
次に図面を参照して詳しく説明する。
図は本発明実施例装置のブロツク構成図であ
る。中央処理系には、主記憶装置MM、バツフア
レジスタBR、メモリアドレスレジスタMAR、命
令レジスタIR、レジスタ群REGおよび演算回路
ALUが含まれ、これらの装置はデータバスBUS
により共通に接続されている。また、通話路系に
は、時分割通話路TDNW、中継トランクTRK、
通話路制御メモリNCM、信号制御メモリSCMを
含む。
る。中央処理系には、主記憶装置MM、バツフア
レジスタBR、メモリアドレスレジスタMAR、命
令レジスタIR、レジスタ群REGおよび演算回路
ALUが含まれ、これらの装置はデータバスBUS
により共通に接続されている。また、通話路系に
は、時分割通話路TDNW、中継トランクTRK、
通話路制御メモリNCM、信号制御メモリSCMを
含む。
命令レジスタIRはマイクロ命令アドレスレジ
スタCMAに接続され、この出力アドレス信号は
マイクロ命令メモリCMに与えられ、その読出出
力はマイクロ命令レジスタMIRを介して各装置に
与えられるように構成されている。
スタCMAに接続され、この出力アドレス信号は
マイクロ命令メモリCMに与えられ、その読出出
力はマイクロ命令レジスタMIRを介して各装置に
与えられるように構成されている。
ここで、本発明の特徴とする構成は、通話路系
の通話路制御メモリNCMおよび信号制御メモリ
SCMが、中央処理系のデータバスBUSに共通に
接続されていること、これらがマイクロ命令メモ
リCMに記憶されたマイクロ命令により制御され
ること、マイクロ命令メモリCMに周期を与える
タイミング回路TMを備えることにある。
の通話路制御メモリNCMおよび信号制御メモリ
SCMが、中央処理系のデータバスBUSに共通に
接続されていること、これらがマイクロ命令メモ
リCMに記憶されたマイクロ命令により制御され
ること、マイクロ命令メモリCMに周期を与える
タイミング回路TMを備えることにある。
中央処理系はマイクロ制御方式により制御され
ていて、マイクロプログラムおよびデータはマイ
クロ命令メモリCMに記憶されている。一方交換
処理に必要な処理プログラム（命令語）およびデ
ータは、主記憶装置MMに蓄えられていて、これ
らの命令語およびデータの取出しは、マイクロ制
御により順次命令レジスタIRおよびバツフアレ
ジスタBRに読出され、その命令に対応する所定
の動作、例えばレジスタ間演算等を行う。この場
合これらの演算に用いられるデータは、レジスタ
群REGより読出され、データバスBUSを通して
演算回路ALUで演算され、再びこのデータバス
BUSを経由してレジスタ群REGへ戻される。こ
れらの動作は全てマイクロプロセツサおよびコン
トロールメモリCMに蓄積されているマイクロ命
令により実行される。
ていて、マイクロプログラムおよびデータはマイ
クロ命令メモリCMに記憶されている。一方交換
処理に必要な処理プログラム（命令語）およびデ
ータは、主記憶装置MMに蓄えられていて、これ
らの命令語およびデータの取出しは、マイクロ制
御により順次命令レジスタIRおよびバツフアレ
ジスタBRに読出され、その命令に対応する所定
の動作、例えばレジスタ間演算等を行う。この場
合これらの演算に用いられるデータは、レジスタ
群REGより読出され、データバスBUSを通して
演算回路ALUで演算され、再びこのデータバス
BUSを経由してレジスタ群REGへ戻される。こ
れらの動作は全てマイクロプロセツサおよびコン
トロールメモリCMに蓄積されているマイクロ命
令により実行される。
一方時分割交換機の通話路系装置では、加入者
線や中継線の信号監視は、一般に一定周期で走査
され、その監視結果が信号制御メモリSCMの一
部である走査メモリに記憶される。また時分割通
話路は、一定周期でアクセスされる通話路制御メ
モリNCMを必要とし、その通話路制御メモリ
NCMには、各割当時間における通話データの読
出メモリおよび書込メモリのアドレス（タイムス
イツチメモリの場合）、またはハイウエイ番号
（スペーススイツチの場合）を記憶する。トラン
クTRKおよび加入者線の信号送出用データは、
各加入者線または各トランクに割当てられた制御
メモリSCMより、一定周期で該当する加入者
SUBまたはトランクTRKに送出される。
線や中継線の信号監視は、一般に一定周期で走査
され、その監視結果が信号制御メモリSCMの一
部である走査メモリに記憶される。また時分割通
話路は、一定周期でアクセスされる通話路制御メ
モリNCMを必要とし、その通話路制御メモリ
NCMには、各割当時間における通話データの読
出メモリおよび書込メモリのアドレス（タイムス
イツチメモリの場合）、またはハイウエイ番号
（スペーススイツチの場合）を記憶する。トラン
クTRKおよび加入者線の信号送出用データは、
各加入者線または各トランクに割当てられた制御
メモリSCMより、一定周期で該当する加入者
SUBまたはトランクTRKに送出される。
これら通話路系装置の各制御メモリは、ある一
定の手順に従つて動作されるため、この動作シー
ケンスはマイクロプロセツサの命令メモリCMに
マイクロ命令として記憶されている。従つてマイ
クロ命令メモリCM中に蓄えられているマイクロ
命令は、中央処理系制御用と通話路制御用の独立
した二種類のものになるが、そのどちらを実行す
るかはタイミング回路TMにより一定周期で固定
的に割当てられる。
定の手順に従つて動作されるため、この動作シー
ケンスはマイクロプロセツサの命令メモリCMに
マイクロ命令として記憶されている。従つてマイ
クロ命令メモリCM中に蓄えられているマイクロ
命令は、中央処理系制御用と通話路制御用の独立
した二種類のものになるが、そのどちらを実行す
るかはタイミング回路TMにより一定周期で固定
的に割当てられる。
このように、中央処理系の制御論理と通話路系
の制御論理をマイクロ制御化し、かつマイクロ制
御および演算回路を共用化することによつて、制
御部分の機能の統一をはかることができる。これ
により両制御機能の冗長性を除去することができ
効率化されるとともに特別のプログラムを準備す
ることなく従来の時分割交換機のソフトウエアを
使用して交換を行うことができる。
の制御論理をマイクロ制御化し、かつマイクロ制
御および演算回路を共用化することによつて、制
御部分の機能の統一をはかることができる。これ
により両制御機能の冗長性を除去することができ
効率化されるとともに特別のプログラムを準備す
ることなく従来の時分割交換機のソフトウエアを
使用して交換を行うことができる。
また、中央処理系と通話路系の命令実行周期を
固定比率で割当てることにより、マイクロ命令の
実行周期機構を簡略化することができる。
固定比率で割当てることにより、マイクロ命令の
実行周期機構を簡略化することができる。
図は本発明実施例装置のブロツク構成図。
MM……主記憶装置、BR……データバツフア
レジスタ、MAR……メモリアドレスレジスタ、
IR……命令レジスタ、REG……レジスタ群、
ALU……演算回路、CMA……マイクロ命令アド
レスレジスタ、CM……マイクロ命令メモリ、
MIR……マイクロ命令レジスタ、SCM……時分
割交換機用信号制御メモリ、NCM……時分割交
換機用通話路制御メモリ、TDNW……時分割通
話路、SUB……加入者、TRK……中継トラン
ク、BUS……データバス、TM……タイミング回
路。
レジスタ、MAR……メモリアドレスレジスタ、
IR……命令レジスタ、REG……レジスタ群、
ALU……演算回路、CMA……マイクロ命令アド
レスレジスタ、CM……マイクロ命令メモリ、
MIR……マイクロ命令レジスタ、SCM……時分
割交換機用信号制御メモリ、NCM……時分割交
換機用通話路制御メモリ、TDNW……時分割通
話路、SUB……加入者、TRK……中継トラン
ク、BUS……データバス、TM……タイミング回
路。
Claims (1)
- 【特許請求の範囲】 １ 主記憶装置（MM）、データバツフアレジス
タ（BR）、メモリアドレスレジスタ（MAR）、命
令レジスタ（IR）、交換接続情報を一時蓄積する
レジスタ群（REG）および演算回路（ALU）を
含み、交換接続制御を行う中央処理系と、 時分割通話路（TDNW）、時分割交換機用信号
制御メモリ（SCM）および時分割交換機用通話
路制御メモリ（NCM）とを含み、通話路信号が
中継接続される通話路系と を備えた時分割交換機において、 上記中央処理系の各要素を接続するデータバス
と、上記通話路系の各要素を接続するデータバス
とが直結され、 上記中央処理系を制御するマイクロ命令制御手
段および上記通話路系を制御するマイクロ命令制
御手段が格納されたマイクロ命令メモリ（CM）
と、 このマイクロ命令メモリに接続されたタイミン
グ回路（TM）と、 このタイミング回路により上記二つのマイクロ
命令制御手段を交互に、予め設定された比率で実
行させる制御手段と を備えた ことを特徴とする時分割交換機の制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5509480A JPS56152389A (en) | 1980-04-25 | 1980-04-25 | Control system of time division exchange |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5509480A JPS56152389A (en) | 1980-04-25 | 1980-04-25 | Control system of time division exchange |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56152389A JPS56152389A (en) | 1981-11-25 |
| JPS6231874B2 true JPS6231874B2 (ja) | 1987-07-10 |
Family
ID=12989143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5509480A Granted JPS56152389A (en) | 1980-04-25 | 1980-04-25 | Control system of time division exchange |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56152389A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS649373U (ja) * | 1987-07-07 | 1989-01-19 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5869193A (ja) * | 1981-10-21 | 1983-04-25 | Hitachi Ltd | 電話交換器 |
-
1980
- 1980-04-25 JP JP5509480A patent/JPS56152389A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS649373U (ja) * | 1987-07-07 | 1989-01-19 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56152389A (en) | 1981-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4821187A (en) | Processor capable of executing one or more programs by a plurality of operation units | |
| US5550987A (en) | Data transfer device | |
| US3416139A (en) | Interface control module for modular computer system and plural peripheral devices | |
| EP0295646A2 (en) | Arithmetic operation processing apparatus of the parallel processing type and compiler which is used in this apparatus | |
| JP3971535B2 (ja) | Ｓｉｍｄ型プロセッサ | |
| JPH05108341A (ja) | マイクロプロセツサ | |
| JPS6231874B2 (ja) | ||
| JPS6315628B2 (ja) | ||
| JPS6361697B2 (ja) | ||
| JPS6221476B2 (ja) | ||
| JPS6215000B2 (ja) | ||
| SU1683039A1 (ru) | Устройство обработки данных дл многопроцессорной системы | |
| SU1695319A1 (ru) | Матричное вычислительное устройство | |
| SU920778A2 (ru) | Комбинированна вычислительна система | |
| SU1539787A1 (ru) | Микропрограммное устройство дл сопр жени процессора с абонентами | |
| EP0242003A2 (en) | Processor internal bus control | |
| SU1241250A1 (ru) | Адаптивна система обработки данных | |
| SU1195364A1 (ru) | Микропроцессор | |
| SU1605273A1 (ru) | Многоканальное устройство дл сбора информации | |
| SU526875A1 (ru) | Устройство ввлда информации | |
| SU779996A1 (ru) | Устройство дл обмена данными | |
| RU1837287C (ru) | Устройство дл распределени заданий процессорам | |
| SU941978A1 (ru) | Устройство дл обмена информацией | |
| JPH0317143B2 (ja) | ||
| JPS6083141A (ja) | マイクロプロセツサ |