JPS6232427B2 - - Google Patents
Info
- Publication number
- JPS6232427B2 JPS6232427B2 JP55094775A JP9477580A JPS6232427B2 JP S6232427 B2 JPS6232427 B2 JP S6232427B2 JP 55094775 A JP55094775 A JP 55094775A JP 9477580 A JP9477580 A JP 9477580A JP S6232427 B2 JPS6232427 B2 JP S6232427B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- circuit
- notification sound
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 8
- 239000011295 pitch Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000010355 oscillation Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 101150065817 ROM2 gene Proteins 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G13/00—Producing acoustic time signals
- G04G13/02—Producing acoustic time signals at preselected times, e.g. alarm clocks
- G04G13/021—Details
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10K—SOUND-PRODUCING DEVICES; METHODS OR DEVICES FOR PROTECTING AGAINST, OR FOR DAMPING, NOISE OR OTHER ACOUSTIC WAVES IN GENERAL; ACOUSTICS NOT OTHERWISE PROVIDED FOR
- G10K15/00—Acoustics not otherwise provided for
- G10K15/02—Synthesis of acoustic waves
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Audiology, Speech & Language Pathology (AREA)
- General Health & Medical Sciences (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Electrophonic Musical Instruments (AREA)
- Electric Clocks (AREA)
- Electromechanical Clocks (AREA)
Description
【発明の詳細な説明】
本発明は、鳥の声等の擬似音を発生することの
できる時計の報知音発生装置に関する。
できる時計の報知音発生装置に関する。
従来より時計のアラーム音として用いるための
報知音が種々提案されている。これらアラーム音
として用いられる報知音の条件としては、まず第
１に使用者に確実に設定時刻が到来したことを知
らせることができることである。この第１の条件
は、音量を増大させるなどの方法で解決できる
が、いくら使用者に確実に設定時刻が到来したこ
とを知らせることができるといつても、使用者に
不快感を与えたり、他の者に迷惑をかけるような
報知音はアラーム音としては不適格である。そこ
で聞いて心地よいことがアラーム音としての第２
の条件となつてくる。
報知音が種々提案されている。これらアラーム音
として用いられる報知音の条件としては、まず第
１に使用者に確実に設定時刻が到来したことを知
らせることができることである。この第１の条件
は、音量を増大させるなどの方法で解決できる
が、いくら使用者に確実に設定時刻が到来したこ
とを知らせることができるといつても、使用者に
不快感を与えたり、他の者に迷惑をかけるような
報知音はアラーム音としては不適格である。そこ
で聞いて心地よいことがアラーム音としての第２
の条件となつてくる。
これら第１、第２の条件を満足する報知音とし
て、近年自然の音、特に鳥の声が注目されてい
る。
て、近年自然の音、特に鳥の声が注目されてい
る。
しかし、鳥の声を分析してみると、短い間隔で
連続して周波数が急激に変化したり、あるいは不
規則に断続したりしているなどその変化はかなり
複雑であつた。したがつてこの鳥の声の擬似音を
抵抗、トランジスタ等を用いてアナログ的に作り
出そうとすれば、その回路構成は膨大なものにな
らざるを得なかつた。特に近年では、時計回路の
集積化が推し進められており、このような膨大な
回路構成はコストの面ばかりでなく集積化に関し
ても実用化の大きな問題となつていた。
連続して周波数が急激に変化したり、あるいは不
規則に断続したりしているなどその変化はかなり
複雑であつた。したがつてこの鳥の声の擬似音を
抵抗、トランジスタ等を用いてアナログ的に作り
出そうとすれば、その回路構成は膨大なものにな
らざるを得なかつた。特に近年では、時計回路の
集積化が推し進められており、このような膨大な
回路構成はコストの面ばかりでなく集積化に関し
ても実用化の大きな問題となつていた。
本発明の目的は、比較的簡単な回路構成にて、
鳥の声等の擬似音を発生することのできる時計の
報知音発生装置を提供することにある。
鳥の声等の擬似音を発生することのできる時計の
報知音発生装置を提供することにある。
本発明は上記目的を達成するために、基準周波
数信号を分周して報知音用周波数信号を形成する
分周回路の分周比を短い間隔で連続して変化さ
せ、かつ複数の鳥の声等の基本音程周波数信号と
休止期間とが記憶された記憶手段の信号により、
基本音程周波数を可変させたり休止期間を設けた
りして鳥の声等の擬似音を発生させることを特徴
とする。
数信号を分周して報知音用周波数信号を形成する
分周回路の分周比を短い間隔で連続して変化さ
せ、かつ複数の鳥の声等の基本音程周波数信号と
休止期間とが記憶された記憶手段の信号により、
基本音程周波数を可変させたり休止期間を設けた
りして鳥の声等の擬似音を発生させることを特徴
とする。
以下図面に基づいて本発明を説明する。第１図
は本発明を示すブロツク回路図である。２は基準
信号発生回路であり、発振回路４および発振回路
４からの基準周波信号f0を適宜分周して基準周波
数信号f1，f2を出力する分周回路６により構成さ
れる。基準周波数信号f0，f1，f2の大きさは、f0＞
f1＞f2の関係となる。８は基準周波数信号f0を分
周して報知音用周波数信号をつくり出す可変分周
回路である。可変分周回路８からの報知音用周波
数信号は、ゲート手段としてのアンドゲート１０
を介して、増幅回路１２、スピーカ１４で構成さ
れる発音回路１６に印加されている。
は本発明を示すブロツク回路図である。２は基準
信号発生回路であり、発振回路４および発振回路
４からの基準周波信号f0を適宜分周して基準周波
数信号f1，f2を出力する分周回路６により構成さ
れる。基準周波数信号f0，f1，f2の大きさは、f0＞
f1＞f2の関係となる。８は基準周波数信号f0を分
周して報知音用周波数信号をつくり出す可変分周
回路である。可変分周回路８からの報知音用周波
数信号は、ゲート手段としてのアンドゲート１０
を介して、増幅回路１２、スピーカ１４で構成さ
れる発音回路１６に印加されている。
分周回路６からの基準周波数信号f2は、アドレ
スカウンタ１８のクロツク入力Ｃに印加されてい
る。アドレスカウンタ１８の出力Q1，Q2……，
Ｑoは記憶手段としてのROM２０の入力A1，
A2，……，Ａoに印加されている。ROM２０に
は、報知音の休止期間、報知音の基本音程周波数
および報知音の繰り返し周期を決定するデータが
記憶されている。アドレスカウンタ１８は基準周
波数信号f2をカウントし、そのカウント値によつ
てROM２０内の番地を指定して、そこに記憶さ
れているデータをROM２０の出力B0，B1，B2，
B3，B4，……，Ｂoから出力するように構成され
ている。このROM２０の複数の出力のうち、出
力B0からは報知音の繰り返し周期を決定するデ
ータが出力され、該データはオアゲート２２を介
してアドレスカウンタ１８のリセツト入力Ｒに印
加されている。出力B1からは報知音の休止期間
を決定するデータが出力されており、該データは
アンドゲート１０の他方の入力に印加される。こ
れによつてアンドゲート１０は開閉制御される。
また出力B2からは報知音周波数信号を基本音程
周波数にセツトするデータが出力されており、該
データは変調カウンタ２４のリセツト入力Ｒに印
加されている。変調カウンタ２４は分周回路６の
分周段の途中からの基準周波数信号f1をカウント
し、そのカウント値を出力Q1，Q2，……，Ｑoを
介して演算回路２６の一方の入力C1，C2，…
…，Ｃoに印加される。演算回路２６の他方の入
力D1，D2，……，ＤoにはROM２０の出力B3，
B4，……，Ｂoの信号がデコーダ２８を介して印
加されている。この出力B3，B4，……，Ｂoから
は報知音の基本音程周波数信号を決定するデータ
が出力されている。演算回路２６は入力C1，
C2，……，Ｃoと入力D1，D2，……，Ｄoに印加
されるデータを演算し、出力E1，E2，……，Ｅ
o，Ｅo+1を介して可変分周回路８の入力F1，F2，
……，Ｆo，Ｆo+1に印加する。可変分周回路８
は、この入力F1，F2，……，Ｆo，Ｆo＋１に印加
されるデータによつて分周比が設定される。
スカウンタ１８のクロツク入力Ｃに印加されてい
る。アドレスカウンタ１８の出力Q1，Q2……，
Ｑoは記憶手段としてのROM２０の入力A1，
A2，……，Ａoに印加されている。ROM２０に
は、報知音の休止期間、報知音の基本音程周波数
および報知音の繰り返し周期を決定するデータが
記憶されている。アドレスカウンタ１８は基準周
波数信号f2をカウントし、そのカウント値によつ
てROM２０内の番地を指定して、そこに記憶さ
れているデータをROM２０の出力B0，B1，B2，
B3，B4，……，Ｂoから出力するように構成され
ている。このROM２０の複数の出力のうち、出
力B0からは報知音の繰り返し周期を決定するデ
ータが出力され、該データはオアゲート２２を介
してアドレスカウンタ１８のリセツト入力Ｒに印
加されている。出力B1からは報知音の休止期間
を決定するデータが出力されており、該データは
アンドゲート１０の他方の入力に印加される。こ
れによつてアンドゲート１０は開閉制御される。
また出力B2からは報知音周波数信号を基本音程
周波数にセツトするデータが出力されており、該
データは変調カウンタ２４のリセツト入力Ｒに印
加されている。変調カウンタ２４は分周回路６の
分周段の途中からの基準周波数信号f1をカウント
し、そのカウント値を出力Q1，Q2，……，Ｑoを
介して演算回路２６の一方の入力C1，C2，…
…，Ｃoに印加される。演算回路２６の他方の入
力D1，D2，……，ＤoにはROM２０の出力B3，
B4，……，Ｂoの信号がデコーダ２８を介して印
加されている。この出力B3，B4，……，Ｂoから
は報知音の基本音程周波数信号を決定するデータ
が出力されている。演算回路２６は入力C1，
C2，……，Ｃoと入力D1，D2，……，Ｄoに印加
されるデータを演算し、出力E1，E2，……，Ｅ
o，Ｅo+1を介して可変分周回路８の入力F1，F2，
……，Ｆo，Ｆo+1に印加する。可変分周回路８
は、この入力F1，F2，……，Ｆo，Ｆo＋１に印加
されるデータによつて分周比が設定される。
一方、３０は時計部３２の目安であり、設定時
刻が到来すると、制御回路３４に信号を出力す
る。制御回路３４は目安３０からの信号が印加さ
れると、オアゲート２２を介してアドレスカウン
タ１８のリセツトを解除し、さらに発振回路４に
動作信号を印加するように構成されている。
刻が到来すると、制御回路３４に信号を出力す
る。制御回路３４は目安３０からの信号が印加さ
れると、オアゲート２２を介してアドレスカウン
タ１８のリセツトを解除し、さらに発振回路４に
動作信号を印加するように構成されている。
第２図は第１図における演算回路２６の詳細な
回路図を示す。本実施例において演算回路２６は
加算回路で構成されている。第２図において、演
算回路２６は、１個の半加算器３６と、ｎ−１個
の全加算器３８とにより構成される。半加算器３
６はエクスクルーシブオアゲート４０、アンドゲ
ート４２で構成されている。該エクスクルーシブ
オアゲート４０、アンドゲート４２の入力には入
力C1，D1の信号が印加され、エクスクルーシブ
オアゲート４０の出力信号は出力E1に出力され
る。各全加算器３８はエクスクルーシブオアゲー
ト４４，４６、ナンドゲート４８，５０、オアゲ
ート５２により構成される。このエクスクルーシ
ブオアゲート４４、ナンドゲート５０の一方の入
力には、それぞれ入力C2，C3，……，Ｃoの信号
が印加されており、他方の入力にはそれぞれ、入
力D2，D3，……，Ｄoの信号が印加され廻いる。
エクスクルーシブオアゲート４４の出力信号はエ
クスクルーシブオアゲート４６およびナンドゲー
ト４８の一方の入力に印加される。エクスクルー
シブオアゲート４６、ナンドゲート４８の他方の
入力には、下位桁の全加算器３８のオアゲート５
２または半加算器３６のアンドゲート４２の出力
信号が印加されている。そしてエクスクルーシブ
オアゲート４６の出力信号はそれぞれ出力E2，
E3，……，Ｅoに出力される。またナンドゲート
４８，５０の出力信号は共にオアゲート５２に印
加される。出力Ｅoを出力する全加算器３８のオ
アゲート５２の出力信号は出力Ｅo+1に出力され
る。
回路図を示す。本実施例において演算回路２６は
加算回路で構成されている。第２図において、演
算回路２６は、１個の半加算器３６と、ｎ−１個
の全加算器３８とにより構成される。半加算器３
６はエクスクルーシブオアゲート４０、アンドゲ
ート４２で構成されている。該エクスクルーシブ
オアゲート４０、アンドゲート４２の入力には入
力C1，D1の信号が印加され、エクスクルーシブ
オアゲート４０の出力信号は出力E1に出力され
る。各全加算器３８はエクスクルーシブオアゲー
ト４４，４６、ナンドゲート４８，５０、オアゲ
ート５２により構成される。このエクスクルーシ
ブオアゲート４４、ナンドゲート５０の一方の入
力には、それぞれ入力C2，C3，……，Ｃoの信号
が印加されており、他方の入力にはそれぞれ、入
力D2，D3，……，Ｄoの信号が印加され廻いる。
エクスクルーシブオアゲート４４の出力信号はエ
クスクルーシブオアゲート４６およびナンドゲー
ト４８の一方の入力に印加される。エクスクルー
シブオアゲート４６、ナンドゲート４８の他方の
入力には、下位桁の全加算器３８のオアゲート５
２または半加算器３６のアンドゲート４２の出力
信号が印加されている。そしてエクスクルーシブ
オアゲート４６の出力信号はそれぞれ出力E2，
E3，……，Ｅoに出力される。またナンドゲート
４８，５０の出力信号は共にオアゲート５２に印
加される。出力Ｅoを出力する全加算器３８のオ
アゲート５２の出力信号は出力Ｅo+1に出力され
る。
第３図は、第２図の半加算器３６の真理値表を
示し、第４図は第２図の全加算器３８の真理値表
を示す。第３図において、Ｃ，Ｄは演算回路２６
の入力C1，D1に入力される信号を示し、Ｅは出
力E1から出力される信号を示す。Ｘはアンドゲ
ート４２の出力信号つまり桁上げ出力を示す。第
４図においてＣ，Ｄは演算回路２６の入力C2，
C3，……，ＣoとD2，D3，……，Ｄoに入力され
る信号を示し、Ｅは出力E2，E3，……，Ｅoから
出力される信号を示す。Ｘはオアゲート５２から
出力される桁上げ出力を示し、Ｙは下位の全加算
器３８のオアゲート５２または半加算器３６のア
ンドゲート４２から出力される桁上げ信号を示
す。
示し、第４図は第２図の全加算器３８の真理値表
を示す。第３図において、Ｃ，Ｄは演算回路２６
の入力C1，D1に入力される信号を示し、Ｅは出
力E1から出力される信号を示す。Ｘはアンドゲ
ート４２の出力信号つまり桁上げ出力を示す。第
４図においてＣ，Ｄは演算回路２６の入力C2，
C3，……，ＣoとD2，D3，……，Ｄoに入力され
る信号を示し、Ｅは出力E2，E3，……，Ｅoから
出力される信号を示す。Ｘはオアゲート５２から
出力される桁上げ出力を示し、Ｙは下位の全加算
器３８のオアゲート５２または半加算器３６のア
ンドゲート４２から出力される桁上げ信号を示
す。
第３図、第４図の真理値表からわかるように、
半加算器３６と、ｎ−１個の全加算器３８によ
り、演算回路２６の入力C1，C2，……，Ｃoと
D1，D2，……，Ｄoに印加された２進数のデータ
は、各桁同時に加算され、その加算された値を出
力E1，E2，……，Ｅo，Ｅo+1に出力する。
半加算器３６と、ｎ−１個の全加算器３８によ
り、演算回路２６の入力C1，C2，……，Ｃoと
D1，D2，……，Ｄoに印加された２進数のデータ
は、各桁同時に加算され、その加算された値を出
力E1，E2，……，Ｅo，Ｅo+1に出力する。
第５図は、ROM２０のB0，B1，B2から出力さ
れるデータの内容を示した表であり、第６図は第
５図に示されるデータにより報知音用周波数の変
化を示した波形図である。
れるデータの内容を示した表であり、第６図は第
５図に示されるデータにより報知音用周波数の変
化を示した波形図である。
以下第５図の表と第６図の波形図に基づき第１
図の回路の動作について説明する。
図の回路の動作について説明する。
予め設定された時刻が到来すると、時計部３２
に組み込まれた目安３０は閉じ、制御回路３４か
らオアゲート２２を介してアドレスカウンタ１８
のリセツト入力Ｒに印加されていた信号は「１」
から「０」になつてリセツトが解除される。また
制御回路３４から発振回路４へ「１」の信号が印
加され、発振回路４は動作を開始する。そしてア
ドレスカウンタ１８は基準信号発生回路２からの
基準周波数信号f2をカウントし、そのカウント値
がROM２０のアドレス「１」を指定すると、出
力B1，B2信号は「１」、出力B0の信号は「０」と
なる（第６図のT1に対応する）。これによつてア
ンドゲート１０は開き、変調カウンタ２４のカウ
ント内容はクリアされる。そして変調カウンタ２
４は基準周波数信号f1のカウントを開始し、その
カウント値を演算回路２６に印加する。演算回路
２６は、この変調カウンタ２４のカウント値とデ
コーダ２８を介して印加されるROM２０の出力
B3，B4，……，Ｂoからの報知音の基本音程周波
数信号を決定するデータとを加算し、該加算した
値を可変分周回路８の入力F1，F2，……，Ｆo，
Ｆo+1に印加する。可変分周回路８はこの演算回
路２６からの加算値により分周比を設定し、基準
信号発生回路２からの基準周波数信号f0を第６図
に示すようにｆAまで分周する。このあと時間経
過に従つて変調カウンタ２４のカウント値は増大
し、これに伴つて演算回路２６から可変分周回路
８に印加される加算値も増大する。したがつて可
変分周回路８の分周比も増大して可変分周回路８
から出力される報知音用周波数は減少する。そし
てこれからt1時間経過すると報知音用周波数はｆ
Bまで低下し、変調カウンタ２４のカウント値は
再び「０」に戻る。このため演算回路２６からの
加算値は急激に減少し、可変分周回路８の分周比
も減少して報知音用周波数はｆAまで増大する。
このあともt1時間経過するごとに報知音用周波数
はｆAからｆBへ、そしてｆBからｆAと急激に変化
する。
に組み込まれた目安３０は閉じ、制御回路３４か
らオアゲート２２を介してアドレスカウンタ１８
のリセツト入力Ｒに印加されていた信号は「１」
から「０」になつてリセツトが解除される。また
制御回路３４から発振回路４へ「１」の信号が印
加され、発振回路４は動作を開始する。そしてア
ドレスカウンタ１８は基準信号発生回路２からの
基準周波数信号f2をカウントし、そのカウント値
がROM２０のアドレス「１」を指定すると、出
力B1，B2信号は「１」、出力B0の信号は「０」と
なる（第６図のT1に対応する）。これによつてア
ンドゲート１０は開き、変調カウンタ２４のカウ
ント内容はクリアされる。そして変調カウンタ２
４は基準周波数信号f1のカウントを開始し、その
カウント値を演算回路２６に印加する。演算回路
２６は、この変調カウンタ２４のカウント値とデ
コーダ２８を介して印加されるROM２０の出力
B3，B4，……，Ｂoからの報知音の基本音程周波
数信号を決定するデータとを加算し、該加算した
値を可変分周回路８の入力F1，F2，……，Ｆo，
Ｆo+1に印加する。可変分周回路８はこの演算回
路２６からの加算値により分周比を設定し、基準
信号発生回路２からの基準周波数信号f0を第６図
に示すようにｆAまで分周する。このあと時間経
過に従つて変調カウンタ２４のカウント値は増大
し、これに伴つて演算回路２６から可変分周回路
８に印加される加算値も増大する。したがつて可
変分周回路８の分周比も増大して可変分周回路８
から出力される報知音用周波数は減少する。そし
てこれからt1時間経過すると報知音用周波数はｆ
Bまで低下し、変調カウンタ２４のカウント値は
再び「０」に戻る。このため演算回路２６からの
加算値は急激に減少し、可変分周回路８の分周比
も減少して報知音用周波数はｆAまで増大する。
このあともt1時間経過するごとに報知音用周波数
はｆAからｆBへ、そしてｆBからｆAと急激に変化
する。
そしてアドレスカウンタ１８のカウント値によ
りROM２０のアドレス「５」を指定すると、
ROM２０の出力B0，B1，B2ともに「０」になる
（第６図のT2に対応する）。これによつてアンド
ゲート１０は閉じて報知音は停止する。この状態
からさらにアドレスカウンタ１８がカウントさ
れ、そのカウント値によりROM２０のアドレス
「７」を指定すると、ROM２０の出力B0は
「０」、B1，B2は「１」となる（第６図のT3に対
応する）。これによりアンドゲート１０は開き、
変調カウンタ２４はクリアされて再び最初からカ
ウントが開始される。そして変調カウンタ２４の
カウント値とROM２０の出力B3，B4，……Ｂoか
らのデータ信号とは演算回路２６にて加算され、
該加算された値は可変分周回路８に印加される。
可変分周回路８は、この加算された値により分周
比が設定されるが、ROM２０のアドレス「７」
に記憶されている出力B3，B4，……，Ｂoのデー
タは、アドレス「１」に記憶されているデータと
異なるため、可変分周回路８の分周比も異なる。
このため可変分周回路８から出力されぬ報知音用
周波数は、第６図に示されるようにｆCとなる。
そして変調用カウンタ２４のカウント値が増大す
るに伴つて報知音用周波数は減少し、前と同様に
t1時間経過して報知音用周波数がｆDまで低下す
るごとに変調カウンタ２４のカウント内容は最初
に戻り、報知音用周波数は急激にｆCまで増加す
る。
りROM２０のアドレス「５」を指定すると、
ROM２０の出力B0，B1，B2ともに「０」になる
（第６図のT2に対応する）。これによつてアンド
ゲート１０は閉じて報知音は停止する。この状態
からさらにアドレスカウンタ１８がカウントさ
れ、そのカウント値によりROM２０のアドレス
「７」を指定すると、ROM２０の出力B0は
「０」、B1，B2は「１」となる（第６図のT3に対
応する）。これによりアンドゲート１０は開き、
変調カウンタ２４はクリアされて再び最初からカ
ウントが開始される。そして変調カウンタ２４の
カウント値とROM２０の出力B3，B4，……Ｂoか
らのデータ信号とは演算回路２６にて加算され、
該加算された値は可変分周回路８に印加される。
可変分周回路８は、この加算された値により分周
比が設定されるが、ROM２０のアドレス「７」
に記憶されている出力B3，B4，……，Ｂoのデー
タは、アドレス「１」に記憶されているデータと
異なるため、可変分周回路８の分周比も異なる。
このため可変分周回路８から出力されぬ報知音用
周波数は、第６図に示されるようにｆCとなる。
そして変調用カウンタ２４のカウント値が増大す
るに伴つて報知音用周波数は減少し、前と同様に
t1時間経過して報知音用周波数がｆDまで低下す
るごとに変調カウンタ２４のカウント内容は最初
に戻り、報知音用周波数は急激にｆCまで増加す
る。
さらにアドレスカウンタ１８がカウントされ
て、ROM２０のアドレス「Ｂ」を指定すると、
ROM２０の出力B0は「１」、B1，B2は「０」とな
る（第６図のT4に対応する）。これによつてアド
レスカウンタ１８はリセツトされてアドレスカウ
ンタ１８のカウント内容はクリアされ、ROM２
０のアドレス「０」を指定する。この結果ROM
２０の出力B0，B1，B2共に「０」となり、アン
ドゲート１０は閉じて報知音は停止する。そして
アドレスカウンタ１８は再び基準周波数信号f0を
カウントして上記動作を繰り返す。
て、ROM２０のアドレス「Ｂ」を指定すると、
ROM２０の出力B0は「１」、B1，B2は「０」とな
る（第６図のT4に対応する）。これによつてアド
レスカウンタ１８はリセツトされてアドレスカウ
ンタ１８のカウント内容はクリアされ、ROM２
０のアドレス「０」を指定する。この結果ROM
２０の出力B0，B1，B2共に「０」となり、アン
ドゲート１０は閉じて報知音は停止する。そして
アドレスカウンタ１８は再び基準周波数信号f0を
カウントして上記動作を繰り返す。
このように本実施例によれば、可変分周回路８
の分周比を短い間隔で連続して可変させ、かつ
ROM２０に記憶された鳥の声等の基本音程周波
数と休止期間のデータにより、基本音程周波数を
可変させ、休止期間を設ける等の方式により鳥の
擬似音を発生させることができる。さらに本実施
例に係る回路は簡単であるため、コストも低く、
かつ完全なデジタル式電子回路で構成されるため
集積化も容易である。
の分周比を短い間隔で連続して可変させ、かつ
ROM２０に記憶された鳥の声等の基本音程周波
数と休止期間のデータにより、基本音程周波数を
可変させ、休止期間を設ける等の方式により鳥の
擬似音を発生させることができる。さらに本実施
例に係る回路は簡単であるため、コストも低く、
かつ完全なデジタル式電子回路で構成されるため
集積化も容易である。
なお、本実施例においては基準信号発生回路２
は報知音用として新たに設けていたが、時計の発
振回路、分周回路を利用することも実施可能であ
る。また本実施例においてはアナログ表示電子時
計に本発明を実施したが、目安を有しないデジタ
ル表示電子時計に本発明を実施することも可能で
ある。
は報知音用として新たに設けていたが、時計の発
振回路、分周回路を利用することも実施可能であ
る。また本実施例においてはアナログ表示電子時
計に本発明を実施したが、目安を有しないデジタ
ル表示電子時計に本発明を実施することも可能で
ある。
以上述べたように本発明によれば、報知音用周
波数信号を形成する可変分周回路の分周比を短い
間隔で連続的に変化させると共に、記憶回路から
の休止期間信号と複数の基本音程周波数信号とに
よつて休止期間を設けたり、基本音程周波数を変
化させることにより、鳥の声に特徴的な短期間で
連続的に周波数が急変したり、不規則に断続する
鳥の擬声音が得られて、心地よい報知音を得るこ
とができる。しかもその回路構成は簡単なデジタ
ル回路で実現できるため集積化が容易であり、コ
ストアツプも抑えることができる。
波数信号を形成する可変分周回路の分周比を短い
間隔で連続的に変化させると共に、記憶回路から
の休止期間信号と複数の基本音程周波数信号とに
よつて休止期間を設けたり、基本音程周波数を変
化させることにより、鳥の声に特徴的な短期間で
連続的に周波数が急変したり、不規則に断続する
鳥の擬声音が得られて、心地よい報知音を得るこ
とができる。しかもその回路構成は簡単なデジタ
ル回路で実現できるため集積化が容易であり、コ
ストアツプも抑えることができる。
第１図は本発明を示すブロツク回路図、第２図
は第１図における演算回路の詳細な回路図、第３
図は第２図の半加算器の真理値表、第４図は第２
図の全加算器の真理値表、第５図はROMの記憶
内容を示す表、第６図は第５図に示されるデータ
により報知音用周波数の変化を示した波形図。 ２……基準信号発生回路、８……可変分周回
路、１０……アンドゲート、１６……発音回路、
１８……アドレスカウンタ、２０……ROM、２
４……変調カウンタ、２６……演算回路、３０…
…目安、３２……時計部。
は第１図における演算回路の詳細な回路図、第３
図は第２図の半加算器の真理値表、第４図は第２
図の全加算器の真理値表、第５図はROMの記憶
内容を示す表、第６図は第５図に示されるデータ
により報知音用周波数の変化を示した波形図。 ２……基準信号発生回路、８……可変分周回
路、１０……アンドゲート、１６……発音回路、
１８……アドレスカウンタ、２０……ROM、２
４……変調カウンタ、２６……演算回路、３０…
…目安、３２……時計部。
Claims (1)
- 【特許請求の範囲】 １ 予め設定された時刻に動作を開始して複数の
基準周波数信号を発生する基準信号発生手段と、 基準信号発生手段の基準周波数信号を可変分周
する可変分周手段と、 該可変分周手段からの出力信号により報知音を
発生する発音手段と、 少なくとも報知音の休止期間と報知音の基本音
程周波数を設定するための信号とが記憶された記
憶手段と、 前記基準信号発生手段からの基準周波数信号に
より記憶手段のアドレスを指定し、その内容を順
次呼び出すアドレスカウンタ手段と、 前記基準信号発生手段からの基準周波数信号を
カウントし、アドレスカウンタ手段より短い周期
で繰り返しカウントする変調カウンタ手段と、 該変調カウンタ手段からのカウント値と前記記
憶手段からの基本音程周波数信号とを演算して、
その演算後の分周比を前記可変分周手段に供給す
る演算手段と、 前記可変分周手段と前記発音手段との間に接続
され、前記記憶手段からの休止期間信号に応動し
て前記可変分周手段からの出力信号が発音手段へ
印加されるのを阻止するゲート手段と、 を有することを特徴とする時計の報知音発生装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9477580A JPS5719690A (en) | 1980-07-10 | 1980-07-10 | Information sound generator for clock |
| US06/281,291 US4481852A (en) | 1980-07-10 | 1981-07-07 | Sound generating circuit for timepiece |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9477580A JPS5719690A (en) | 1980-07-10 | 1980-07-10 | Information sound generator for clock |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5719690A JPS5719690A (en) | 1982-02-01 |
| JPS6232427B2 true JPS6232427B2 (ja) | 1987-07-14 |
Family
ID=14119466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9477580A Granted JPS5719690A (en) | 1980-07-10 | 1980-07-10 | Information sound generator for clock |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5719690A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015029342A (ja) * | 2012-06-26 | 2015-02-12 | ジーエヌ リザウンド エー／エスＧｎ Ｒｅｓｏｕｎｄ Ａ／Ｓ | 耳鳴り緩和のための音質向上システム |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5930198U (ja) * | 1982-08-19 | 1984-02-24 | シャープ株式会社 | 効果音発生装置 |
| JPS6150295U (ja) * | 1984-09-07 | 1986-04-04 |
-
1980
- 1980-07-10 JP JP9477580A patent/JPS5719690A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015029342A (ja) * | 2012-06-26 | 2015-02-12 | ジーエヌ リザウンド エー／エスＧｎ Ｒｅｓｏｕｎｄ Ａ／Ｓ | 耳鳴り緩和のための音質向上システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5719690A (en) | 1982-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3888153A (en) | Anharmonic overtone generation in a computor organ | |
| EP0017341A1 (en) | A sound synthesizing circuit and method of synthesizing sounds | |
| JPS5858679B2 (ja) | デンシガツキ | |
| Alles | Music synthesis using real time digital techniques | |
| KR920006909A (ko) | 악음신호발생장치 | |
| US4119006A (en) | Continuously variable attack and decay delay for an electronic musical instrument | |
| US4250787A (en) | Music tone generator | |
| JPS6232427B2 (ja) | ||
| US4351219A (en) | Digital tone generation system utilizing fixed duration time functions | |
| US4177706A (en) | Digital real time music synthesizer | |
| US4805220A (en) | Conversionless digital speech production | |
| US5298676A (en) | Tone parameter control apparatus | |
| Lippe | A look at performer/machine interaction using real-time systems | |
| US3974334A (en) | Waveform processing | |
| Putnam | Gamma: A C++ sound synthesis library further abstracting the unit generator | |
| JPS6035077B2 (ja) | 電子楽器 | |
| JPS6239911B2 (ja) | ||
| JPS6156793B2 (ja) | ||
| JP2510090Y2 (ja) | 楽音信号発生装置 | |
| JP2921444B2 (ja) | 楽音合成装置 | |
| JPH02126289A (ja) | 作曲装置 | |
| JPH02134696A (ja) | 音発生装置 | |
| JP2712197B2 (ja) | 効果付加装置 | |
| JP2968847B2 (ja) | 雑音発生装置 | |
| Puckette | Synthesizing sounds with specified, time-varying spectra |