JPS6232450U - - Google Patents
Info
- Publication number
- JPS6232450U JPS6232450U JP12350285U JP12350285U JPS6232450U JP S6232450 U JPS6232450 U JP S6232450U JP 12350285 U JP12350285 U JP 12350285U JP 12350285 U JP12350285 U JP 12350285U JP S6232450 U JPS6232450 U JP S6232450U
- Authority
- JP
- Japan
- Prior art keywords
- address
- odd
- memory
- supplied
- banks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Description
第1図は本考案の一実施例に係るメモリ・アド
レス・インタフエースの構成を説明する図、第2
図a及びbはそれぞれ16ビツトCPUシステム
のメモリ構成を示すもので、aは論理構成を、b
は物理構成をそれぞれ示す図、第3図a乃至eは
それぞれ従来のデータの転送を示すもので、aは
偶数アドレス・バイト・データの転送の場合を、
bは奇数アドレス・バイト・データの転送の場合
を、cは偶数アドレスのワード・データの転送の
場合を、dは奇数アドレスのワード・データの転
送の場合に於ける最初のバス・サイクルを、eは
奇数アドレスのワード・データの転送の場合に於
ける2番目のバス・サイクルをそれぞれ示す図で
ある。 10…偶数バンク、12…奇数バンク、14…
カウンタ、16…デイレイ・ライン。
レス・インタフエースの構成を説明する図、第2
図a及びbはそれぞれ16ビツトCPUシステム
のメモリ構成を示すもので、aは論理構成を、b
は物理構成をそれぞれ示す図、第3図a乃至eは
それぞれ従来のデータの転送を示すもので、aは
偶数アドレス・バイト・データの転送の場合を、
bは奇数アドレス・バイト・データの転送の場合
を、cは偶数アドレスのワード・データの転送の
場合を、dは奇数アドレスのワード・データの転
送の場合に於ける最初のバス・サイクルを、eは
奇数アドレスのワード・データの転送の場合に於
ける2番目のバス・サイクルをそれぞれ示す図で
ある。 10…偶数バンク、12…奇数バンク、14…
カウンタ、16…デイレイ・ライン。
Claims (1)
- 16ビツト・プロセツサ・システムのメモリに
供給されるアドレスを偶数バンクと奇数バンクと
で分離して供給されるメモリ・アドレス・インタ
フエースに於いて、偶数バンクに供給されるアド
レスを、奇数アドレスから始まるワード転送を実
行する際にのみ1カウント・アツプするようなカ
ウンタ手段を介して供給するようにしたことを特
徴とするメモリ・アドレス・れンタフエース。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12350285U JPS6232450U (ja) | 1985-08-13 | 1985-08-13 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12350285U JPS6232450U (ja) | 1985-08-13 | 1985-08-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6232450U true JPS6232450U (ja) | 1987-02-26 |
Family
ID=31014664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12350285U Pending JPS6232450U (ja) | 1985-08-13 | 1985-08-13 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6232450U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02100523U (ja) * | 1989-01-27 | 1990-08-10 |
-
1985
- 1985-08-13 JP JP12350285U patent/JPS6232450U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02100523U (ja) * | 1989-01-27 | 1990-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01106949U (ja) | ||
| JPS63168549U (ja) | ||
| JPS63163540U (ja) | ||
| JPH0284955U (ja) | ||
| JPS6368054U (ja) | ||
| JPS5897666U (ja) | 多重系計算機システムの相互監視装置 | |
| JPS59155639U (ja) | メモリ選択装置 | |
| JPS59160357U (ja) | マルチcpuシステム | |
| JPS63168554U (ja) | ||
| JPH0397751U (ja) | ||
| JPS58153063U (ja) | 常用漢字帳 | |
| JPS614237U (ja) | ビデオテ−プレコ−ダ | |
| JPS6030050U (ja) | デ−タメモリアクセス方式 | |
| JPS6336999U (ja) | ||
| JPS6356449U (ja) | ||
| JPS61115249U (ja) | ||
| JPS6095654U (ja) | デ−タ転送制御装置 | |
| JPS58155041U (ja) | Busモニタ−装置 | |
| JPH0276787U (ja) | ||
| JPS6320248U (ja) | ||
| JPS6151549U (ja) | ||
| JPS63199348U (ja) | ||
| JPS6065843U (ja) | メモリアドレス拡張回路 | |
| JPS63179548U (ja) | ||
| JPH02149445U (ja) |