JPS6232479B2 - - Google Patents
Info
- Publication number
- JPS6232479B2 JPS6232479B2 JP53001734A JP173478A JPS6232479B2 JP S6232479 B2 JPS6232479 B2 JP S6232479B2 JP 53001734 A JP53001734 A JP 53001734A JP 173478 A JP173478 A JP 173478A JP S6232479 B2 JPS6232479 B2 JP S6232479B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- keyboard
- signal
- key
- tone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H1/00—Details of electrophonic musical instruments
- G10H1/18—Selecting circuits
- G10H1/183—Channel-assigning means for polyphonic instruments
- G10H1/188—Channel-assigning means for polyphonic instruments with means to assign more than one channel to any single key
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Electrophonic Musical Instruments (AREA)
Description
この発明は、鍵盤に固定的に対応していない楽
音発生回路を設け、この楽音発生回路を複数の鍵
盤間で適宜使い分けるようにした電子楽器に関す
る。 従来、電子楽器の楽音発生回路は各鍵盤別に設
けられるのが普通であつた。これによつて、鍵盤
別に異なる音色の楽音を得るようにしている。す
なわち、鍵盤別の楽音発生回路と鍵盤とが一対一
で対応し、ある鍵盤において鍵が押されるとその
鍵盤に対応する楽音発生回路からその鍵盤に固有
の音色の楽音が発生される。ところで、「鍵盤間
カプラ」といわれる技術が従来から存在するが、
これは、上述のような或る鍵盤に固有の楽音発生
回路を、それとは別の鍵盤における鍵操作によつ
て駆動し、これにより実際に鍵操作した鍵盤の音
と一緒に実際には鍵操作していない別の鍵盤の音
も発生するようにしたものである。このような
「鍵盤間カプラ」においては、カプラされる鍵盤
で選択されているすべての音色の楽音がそれとは
別の鍵盤における鍵操作に応答して発生されてし
まい、一部分の音色のみを選択することはできな
かつた。すなわち、或る鍵盤の鍵操作によつてそ
れとは別の鍵盤（カプラされる鍵盤）に対応する
すべての楽音発生回路が駆動されてしまうからで
ある。例えば、上鍵盤用の楽音発生回路を下鍵盤
の操作によつても駆動しうるようにした「カプ
ラ」について示すと、上鍵盤用の音色としてピア
ノとクラリネツトが選択され、下鍵盤用の音色と
してフルートが選択されていると、上鍵盤の鍵操
作によつてピアノとクラリネツトの音色の音が発
生され、下鍵盤の鍵操作によつてフルート、ピア
ノ、及びクラリネツトの音色の音（すなわち上鍵
盤音と下鍵盤音の両方）が発生される。この場合
に例えば、上鍵盤の鍵操作によつてピアノの音の
みを発生し、下鍵盤の鍵操作によつてフルートと
クラリネツトの音を発生する、というような切換
えは不可能であつた。 この発明は上述の点に鑑みてなされたもので、
通常の楽音発生回路のほかに、どの鍵盤にも属さ
ない（すなわち鍵盤に固定的に対応していない）
楽音発生回路を更に設け、この追加された楽音発
生回路を複数の鍵盤間において対等に使い分ける
ようにした電子楽器を提供しようとするものであ
る。前記追加された楽音発生回路は、そのために
特別に設けられた鍵盤選択スイツチの操作によつ
て、その対象となる鍵盤がその都度切換えられ
る。ところで、前記追加された楽音発生回路にお
いて、或る鍵盤の音が発生されている最中に前記
鍵盤選択スイツチが切換操作されると、前音の振
幅エンベロープが残つておかしな音が出るおそれ
がある。そのようなことを未然に防ぐために、こ
の発明では、前記鍵盤選択スイツチが切換操作さ
れた場合に、前記追加された楽音発生回路内のエ
ンベロープ付与回路（開閉回路）を一時的にクリ
アするようにしたことを特徴としている。 すなわち、この発明によれば、それぞれ複数の
鍵を有する複数の鍵盤部と、各鍵盤部の鍵操作に
対応して第１の楽音信号を発生する第１楽音発生
手段と、前記各鍵盤部のうちいずれかの鍵盤部を
選択する選択手段と、前記選択手段によつて選択
された鍵盤部の鍵操作に対応して第２の楽音信号
を発生する第２楽音発生手段と、前記選択手段に
よる鍵盤部の選択に際し、前記第２楽音発生手段
から発生される楽音信号の振幅エンベロープを一
時的にクリアする制御手段とを具えて構成され
る。 以下この発明の一実施例を添付図面を参照して
詳細に説明しよう。 第１図において、鍵盤部１０は上鍵盤、下鍵
盤、及びペダル鍵盤を具えている。押鍵検出回路
１１は鍵盤部１０で押圧されている鍵を検出し、
その押圧鍵を表わす情報を発音割当て回路１２に
供給する。発音割当て回路１２は、押圧鍵の発音
を特定数の発音チヤンネルのいずれかに割当てる
ためのものである。 主トーンジエネレータ部１３は、鍵盤部１０で
押鍵された音を通常知られているように発生する
装置であり、上鍵盤、下鍵盤及びペダル鍵盤の
各々の押圧鍵に関して各鍵盤別に異なつたやり方
で楽音形成（音色形成）がなされる。この主トー
ンジエネレータ部１３に並列に設けられた副トー
ンジエネレータ部１４が、この発明の要部である
「追加された楽音発生回路」に相当する。 この実施例では、この副トーンジエネレータ部
１４は上鍵盤と下鍵盤との間で対等に使い分けら
れるようになつている。この使い分けを指示する
ものが、鍵盤選択スイツチ１５である。例えば、
スイツチ１５が開いているときは、副トーンジエ
ネレータ部１４は上鍵盤の押鍵操作に応答して楽
音を発生し、スイツチ１５が閉じているときは副
トーンジエネレータ部１４は下鍵盤の押鍵操作に
応答して楽音を発生する。各トーンジエネレータ
部１３，１４の出力楽音信号はサウンドシステム
１６を経由して発音される。 この実施例の電子楽器においては、発音割当て
回路１２において割当て可能な全チヤンネル数は
16であり、そのうち上鍵盤の専用チヤンネル数が
７、下鍵盤の専用チヤンネル数が７、ペダル鍵盤
の専用チヤンネル数が１、自動アルペジオ演奏な
ど特殊効果用の専用チヤンネル数が１である。主
トーンジエネレータ部１３では上記各チヤンネル
に対応するトーンジエネレータを具えている。 発音割当て回路１２においては、各発音チヤン
ネルの処理時間が時分割的に形成されている。各
チヤンネル時間の関係を第２図ａに示す。第２図
ａにおいてタイムスロツト中に示された数字はチ
ヤンネルを表わす。第２図ｂは上鍵盤専用チヤン
ネルの７つのタイムスロツトを示すもの、第２図
ｃは下鍵盤専用チヤンネルの７つのタイムスロツ
トを示すもの、第２図ｄはペダル鍵盤専用チヤン
ネルのタイムスロツトを示すもの、第２図ｅは特
殊効果用チヤンネルのタイムスロツトを示すもの
である。発音割当て回路１２からは各チヤンネル
に割当てられた押圧鍵を表わすキーコードKCが
第２図ａに示すチヤンネル時間に従つて時分割的
に送出される。キーコードKCは12音名Ｃ〜Ｂを
区別するための４ビツトのノートコードN1，
N2，N3，N4とその音名が所属するオクターブ音
域を区別する３ビツトのブロツクコードB1，
B2，B3とから成る。また、発音割当て回路１２
からは各チヤンネルに割当てられた鍵が押圧中で
あるか（“１”）あるいは離鍵されているか
（“０”）を表わす１ビツトの第１キーオン信号
KO1が時分割的に出力され、更に、鍵の押し始め
の僅かな時間だけ“１”となる第２キーオン信号
KO2が出力され、更に必要に応じて様々な制御情
報類（特に説明せず）が出力される。 キーコードKCやキーオン信号KO1，KO2及び
その他制御情報類はデータ多重回路１７に供給さ
れ、４ビツトのデータKC1，KC2，KC3，KC4に
多重化される。このようにキー情報類を少数ビツ
トのデータKC1〜KC4に多重化するようにした理
由は、発音割当て回路１２側の集積回路チツプと
トーンジエネレータ部１３，１４側の集積回路チ
ツプとを接続する配線数を節約するためである。
データ多重回路１７では、キー情報類を多重化送
出するに先立つて、各チヤンネルのキー情報類の
所在タイムスロツトを判別するために使用する基
準データを送出する。基準データはデータKC1，
KC2，KC3，KC4の内容がすべて“１”のデータ
である。 データ多重回路１７から出力される多重化され
たデータKC1〜KC4のタイムスロツトは合計48で
あり、基準データ“1111”が発生するタイムスロ
ツトを「１」として各タイムスロツト「１〜48」
におけるデータKC1〜KC4の状態を第３図に示
す。第３図において、「鍵盤」の欄に示されてい
る「Ｕ」は上鍵盤、「Ｌ」は下鍵盤、「Ｐ」はペダ
ル鍵盤、「ARP」は自動アルペジオなど特殊効果
用の音が夫々専用に割当てられるチヤンネルであ
ることを示している。また、「チヤンネル」の欄
に示した数字は、各キーコード類N1〜N4、B1〜
B3、KO1、KO2が割当てられているチヤンネルを
示している。各タイムスロツト「１〜48」は繰返
される。 第３図を参照すると、多重データKC1〜KC4に
おいては１つの発音チヤンネルに関して３つのタ
イムスロツトが割当てられていることが判かる。
１つのタイムスロツトを１ビツトタイムとする
と、３ビツトタイム毎にデータKC1〜KC4のチヤ
ンネルが切換わる。第３図において、各チヤンネ
ルの最初のタイムスロツト「４」、「７」、「10」…
…「46」において、第２キーオン信号KO2が最上
位データKC4に割当てられることが示されてい
る。 また、ブロツクコードB1〜B3がデータKC1〜
KC3に割当てられ、第１キーオン信号KO1がデー
タKC4に割当てられている。またノートコードN1
〜N4はデータKC1〜KC4に割当てられる。そし
て、同一チヤンネル（同一鍵）のブロツクコード
B1〜B3及び第１キーオン信号KO1はノートコード
N1〜N4の前のタイムスロツト「２」、「５」、
「８」……「47」に割当てられている。すなわ
ち、各チヤンネル（各押圧鍵）のブロツクコード
B1〜B3及び第１キーオン信号KO1は３ビツトタイ
ムおきにデータKC1〜KC4に現われる。また、ノ
ートコードN1〜N4はタイムスロツト「３」、
「６」……「48」に割当てられており、これも３
ビツトタイムおきにデータKC1〜KC4に現われ
る。 以上のようなデータ多重回路１７を用いた電子
楽器の詳細は特願昭52−100966号明細書中に開示
されている。この点はこの発明の要部ではないの
で、本明細書ではこの詳細な説明は省略する。 ノートコードN1〜N4の状態と12音階の各音名
Ｃ#〜Ｃとの対応関係の一例を第１表に示す。ノ
ートコードN1〜N4の値の大小は各音名Ｃ#〜Ｃ
の音高順位に対応している。Ｃ#が最低音であ
り、Ｃが最高音である。但し、Ｃの値はデータ多
重回路１６において“1111”から“1100”に変換
される。これはデータKC1〜KC4の形で伝送する
際に基準データ“1111”（第３図のタイムスロツ
ト「１」参照）と混同することを防ぐためであ
る。
音発生回路を設け、この楽音発生回路を複数の鍵
盤間で適宜使い分けるようにした電子楽器に関す
る。 従来、電子楽器の楽音発生回路は各鍵盤別に設
けられるのが普通であつた。これによつて、鍵盤
別に異なる音色の楽音を得るようにしている。す
なわち、鍵盤別の楽音発生回路と鍵盤とが一対一
で対応し、ある鍵盤において鍵が押されるとその
鍵盤に対応する楽音発生回路からその鍵盤に固有
の音色の楽音が発生される。ところで、「鍵盤間
カプラ」といわれる技術が従来から存在するが、
これは、上述のような或る鍵盤に固有の楽音発生
回路を、それとは別の鍵盤における鍵操作によつ
て駆動し、これにより実際に鍵操作した鍵盤の音
と一緒に実際には鍵操作していない別の鍵盤の音
も発生するようにしたものである。このような
「鍵盤間カプラ」においては、カプラされる鍵盤
で選択されているすべての音色の楽音がそれとは
別の鍵盤における鍵操作に応答して発生されてし
まい、一部分の音色のみを選択することはできな
かつた。すなわち、或る鍵盤の鍵操作によつてそ
れとは別の鍵盤（カプラされる鍵盤）に対応する
すべての楽音発生回路が駆動されてしまうからで
ある。例えば、上鍵盤用の楽音発生回路を下鍵盤
の操作によつても駆動しうるようにした「カプ
ラ」について示すと、上鍵盤用の音色としてピア
ノとクラリネツトが選択され、下鍵盤用の音色と
してフルートが選択されていると、上鍵盤の鍵操
作によつてピアノとクラリネツトの音色の音が発
生され、下鍵盤の鍵操作によつてフルート、ピア
ノ、及びクラリネツトの音色の音（すなわち上鍵
盤音と下鍵盤音の両方）が発生される。この場合
に例えば、上鍵盤の鍵操作によつてピアノの音の
みを発生し、下鍵盤の鍵操作によつてフルートと
クラリネツトの音を発生する、というような切換
えは不可能であつた。 この発明は上述の点に鑑みてなされたもので、
通常の楽音発生回路のほかに、どの鍵盤にも属さ
ない（すなわち鍵盤に固定的に対応していない）
楽音発生回路を更に設け、この追加された楽音発
生回路を複数の鍵盤間において対等に使い分ける
ようにした電子楽器を提供しようとするものであ
る。前記追加された楽音発生回路は、そのために
特別に設けられた鍵盤選択スイツチの操作によつ
て、その対象となる鍵盤がその都度切換えられ
る。ところで、前記追加された楽音発生回路にお
いて、或る鍵盤の音が発生されている最中に前記
鍵盤選択スイツチが切換操作されると、前音の振
幅エンベロープが残つておかしな音が出るおそれ
がある。そのようなことを未然に防ぐために、こ
の発明では、前記鍵盤選択スイツチが切換操作さ
れた場合に、前記追加された楽音発生回路内のエ
ンベロープ付与回路（開閉回路）を一時的にクリ
アするようにしたことを特徴としている。 すなわち、この発明によれば、それぞれ複数の
鍵を有する複数の鍵盤部と、各鍵盤部の鍵操作に
対応して第１の楽音信号を発生する第１楽音発生
手段と、前記各鍵盤部のうちいずれかの鍵盤部を
選択する選択手段と、前記選択手段によつて選択
された鍵盤部の鍵操作に対応して第２の楽音信号
を発生する第２楽音発生手段と、前記選択手段に
よる鍵盤部の選択に際し、前記第２楽音発生手段
から発生される楽音信号の振幅エンベロープを一
時的にクリアする制御手段とを具えて構成され
る。 以下この発明の一実施例を添付図面を参照して
詳細に説明しよう。 第１図において、鍵盤部１０は上鍵盤、下鍵
盤、及びペダル鍵盤を具えている。押鍵検出回路
１１は鍵盤部１０で押圧されている鍵を検出し、
その押圧鍵を表わす情報を発音割当て回路１２に
供給する。発音割当て回路１２は、押圧鍵の発音
を特定数の発音チヤンネルのいずれかに割当てる
ためのものである。 主トーンジエネレータ部１３は、鍵盤部１０で
押鍵された音を通常知られているように発生する
装置であり、上鍵盤、下鍵盤及びペダル鍵盤の
各々の押圧鍵に関して各鍵盤別に異なつたやり方
で楽音形成（音色形成）がなされる。この主トー
ンジエネレータ部１３に並列に設けられた副トー
ンジエネレータ部１４が、この発明の要部である
「追加された楽音発生回路」に相当する。 この実施例では、この副トーンジエネレータ部
１４は上鍵盤と下鍵盤との間で対等に使い分けら
れるようになつている。この使い分けを指示する
ものが、鍵盤選択スイツチ１５である。例えば、
スイツチ１５が開いているときは、副トーンジエ
ネレータ部１４は上鍵盤の押鍵操作に応答して楽
音を発生し、スイツチ１５が閉じているときは副
トーンジエネレータ部１４は下鍵盤の押鍵操作に
応答して楽音を発生する。各トーンジエネレータ
部１３，１４の出力楽音信号はサウンドシステム
１６を経由して発音される。 この実施例の電子楽器においては、発音割当て
回路１２において割当て可能な全チヤンネル数は
16であり、そのうち上鍵盤の専用チヤンネル数が
７、下鍵盤の専用チヤンネル数が７、ペダル鍵盤
の専用チヤンネル数が１、自動アルペジオ演奏な
ど特殊効果用の専用チヤンネル数が１である。主
トーンジエネレータ部１３では上記各チヤンネル
に対応するトーンジエネレータを具えている。 発音割当て回路１２においては、各発音チヤン
ネルの処理時間が時分割的に形成されている。各
チヤンネル時間の関係を第２図ａに示す。第２図
ａにおいてタイムスロツト中に示された数字はチ
ヤンネルを表わす。第２図ｂは上鍵盤専用チヤン
ネルの７つのタイムスロツトを示すもの、第２図
ｃは下鍵盤専用チヤンネルの７つのタイムスロツ
トを示すもの、第２図ｄはペダル鍵盤専用チヤン
ネルのタイムスロツトを示すもの、第２図ｅは特
殊効果用チヤンネルのタイムスロツトを示すもの
である。発音割当て回路１２からは各チヤンネル
に割当てられた押圧鍵を表わすキーコードKCが
第２図ａに示すチヤンネル時間に従つて時分割的
に送出される。キーコードKCは12音名Ｃ〜Ｂを
区別するための４ビツトのノートコードN1，
N2，N3，N4とその音名が所属するオクターブ音
域を区別する３ビツトのブロツクコードB1，
B2，B3とから成る。また、発音割当て回路１２
からは各チヤンネルに割当てられた鍵が押圧中で
あるか（“１”）あるいは離鍵されているか
（“０”）を表わす１ビツトの第１キーオン信号
KO1が時分割的に出力され、更に、鍵の押し始め
の僅かな時間だけ“１”となる第２キーオン信号
KO2が出力され、更に必要に応じて様々な制御情
報類（特に説明せず）が出力される。 キーコードKCやキーオン信号KO1，KO2及び
その他制御情報類はデータ多重回路１７に供給さ
れ、４ビツトのデータKC1，KC2，KC3，KC4に
多重化される。このようにキー情報類を少数ビツ
トのデータKC1〜KC4に多重化するようにした理
由は、発音割当て回路１２側の集積回路チツプと
トーンジエネレータ部１３，１４側の集積回路チ
ツプとを接続する配線数を節約するためである。
データ多重回路１７では、キー情報類を多重化送
出するに先立つて、各チヤンネルのキー情報類の
所在タイムスロツトを判別するために使用する基
準データを送出する。基準データはデータKC1，
KC2，KC3，KC4の内容がすべて“１”のデータ
である。 データ多重回路１７から出力される多重化され
たデータKC1〜KC4のタイムスロツトは合計48で
あり、基準データ“1111”が発生するタイムスロ
ツトを「１」として各タイムスロツト「１〜48」
におけるデータKC1〜KC4の状態を第３図に示
す。第３図において、「鍵盤」の欄に示されてい
る「Ｕ」は上鍵盤、「Ｌ」は下鍵盤、「Ｐ」はペダ
ル鍵盤、「ARP」は自動アルペジオなど特殊効果
用の音が夫々専用に割当てられるチヤンネルであ
ることを示している。また、「チヤンネル」の欄
に示した数字は、各キーコード類N1〜N4、B1〜
B3、KO1、KO2が割当てられているチヤンネルを
示している。各タイムスロツト「１〜48」は繰返
される。 第３図を参照すると、多重データKC1〜KC4に
おいては１つの発音チヤンネルに関して３つのタ
イムスロツトが割当てられていることが判かる。
１つのタイムスロツトを１ビツトタイムとする
と、３ビツトタイム毎にデータKC1〜KC4のチヤ
ンネルが切換わる。第３図において、各チヤンネ
ルの最初のタイムスロツト「４」、「７」、「10」…
…「46」において、第２キーオン信号KO2が最上
位データKC4に割当てられることが示されてい
る。 また、ブロツクコードB1〜B3がデータKC1〜
KC3に割当てられ、第１キーオン信号KO1がデー
タKC4に割当てられている。またノートコードN1
〜N4はデータKC1〜KC4に割当てられる。そし
て、同一チヤンネル（同一鍵）のブロツクコード
B1〜B3及び第１キーオン信号KO1はノートコード
N1〜N4の前のタイムスロツト「２」、「５」、
「８」……「47」に割当てられている。すなわ
ち、各チヤンネル（各押圧鍵）のブロツクコード
B1〜B3及び第１キーオン信号KO1は３ビツトタイ
ムおきにデータKC1〜KC4に現われる。また、ノ
ートコードN1〜N4はタイムスロツト「３」、
「６」……「48」に割当てられており、これも３
ビツトタイムおきにデータKC1〜KC4に現われ
る。 以上のようなデータ多重回路１７を用いた電子
楽器の詳細は特願昭52−100966号明細書中に開示
されている。この点はこの発明の要部ではないの
で、本明細書ではこの詳細な説明は省略する。 ノートコードN1〜N4の状態と12音階の各音名
Ｃ#〜Ｃとの対応関係の一例を第１表に示す。ノ
ートコードN1〜N4の値の大小は各音名Ｃ#〜Ｃ
の音高順位に対応している。Ｃ#が最低音であ
り、Ｃが最高音である。但し、Ｃの値はデータ多
重回路１６において“1111”から“1100”に変換
される。これはデータKC1〜KC4の形で伝送する
際に基準データ“1111”（第３図のタイムスロツ
ト「１」参照）と混同することを防ぐためであ
る。
【表】
【表】
ブロツクコードB1〜B3の内容とオクターブ音
域との関係の一例を下記第２表に示す。
域との関係の一例を下記第２表に示す。
【表】
第２表に示す例では、ブロツクコードB1〜B3
とオクターブ音域との関係は鍵盤種類別に異なつ
ている。例えば、上鍵盤の鍵域はC3からC7音ま
でであり、C3音よりも低い音（B2以下の音）及
びC7音よりも高い音（C7#以上の音）は使用さ
れない。これに対して下鍵盤の鍵域はC2からC6
音まであり、同じ値のブロツクコードB1〜B3で
もその実際のオクターブ音域は上鍵盤と下鍵盤と
では１オクターブ異なる。また、同一のブロツク
コードB1〜B3が適用されるオクターブ音域は通
常のＣからＢ音の音域でなく、Ｃ#から高音側の
Ｃ音までの音域としている。従つて“000”とい
う最低音域のブロツクコードB1〜B3が適用され
る音は最低音のＣ音１音だけである。 主トーンジエネレータ部１３では、データ多重
回路１７から供給されるデータKC1〜KC4からノ
ートコードN1〜N4、ブロツクコードB1〜B3、及
びキーオン信号KO1，KO2を各チヤンネル別に取
り出し、これらのキー情報類にもとづいて各チヤ
ンネル別に楽音を発生する。 データ多重回路１７から供給されるデータKC1
〜KC4は副トーンジエネレータ部１４にも加わ
る。副トーンジエネレータ部１４においては、鍵
盤選択スイツチ１５によつて選択されている単一
の鍵盤に属する鍵のキー情報のみを多重データ
KC1〜KC4の中から取り出し、取り出された当該
鍵盤のキー情報にもとづいて楽音を発生する。 第４図に示す副トーンジエネレータ部１４にお
いては、７チヤンネル分のトーンジエネレータ１
８−１乃至１８−７が設けられている。この
「７」という数は、上鍵盤または下鍵盤の専用チ
ヤンネル数に対応している。すなわち、この副ト
ーンジエネレータ部１４は上鍵盤と下鍵盤との間
で使い分けされるからである。鍵盤選択スイツチ
１５が開いているとき、上鍵盤専用チヤンネルに
割当てられているキー情報類が多重データKC1〜
KC4の中から選択され、各トーンジエネレータ１
８−１乃至１８−７に分配される。また、鍵盤選
択スイツチ１５が閉じているとき、下鍵盤専用チ
ヤンネルに割当てられているキー情報類が多重デ
ータKC1〜KC4の中から選択され、各トーンジエ
ネレータ１８−１乃至１８−７に分配される。 分配制御回路１９は各トーンジエネレータ１８
−１乃至１８−７に対するキー情報類の分配を制
御するための回路で、鍵盤選択スイツチ１５の状
態に応じてこの制御がなされる。すなわち、上述
のように、この副トーンジエネレータ部１４を上
鍵盤のために使用するときは上鍵盤専用チヤンネ
ルに割当てられているキー情報類を各トーンジエ
ネレータ１８−１乃至１８−７に分配し、下鍵盤
のために使用するときは下鍵盤専用チヤンネルに
割当てられているキー情報類を各トーンジエネレ
ータ１８−１乃至１８−７に分配するよう制御す
る。 この分配制御は、各トーンジエネレータ１８−
１乃至１８−７に夫々設けられているラツチ回路
２０に対して、適当なタイミングでストローブ信
号S1〜S7を供給することによつて達成される。第
４図では、トーンジエネレータ１８−７のみ詳細
を示し、他のトーンジエネレータ１８−１乃至１
８−６の詳細な図示は省略したが、符号２０で示
したのと同様なラツチ回路２０が他のトーンジエ
ネレータ１８−１乃至１８−６にも設けられてい
る。 キー情報復調回路２１は多重データKC1〜KC4
の中から各チヤンネルに割当てられているキー情
報N1〜N4、B1〜B3、KO1〜KO2を復調して、こ
れらを並列的に出力する。キー情報復調回路２１
から出力されたノートコードN1〜N4及びブロツ
クコードB1〜B3はデコーダ２２に入力され、ノ
ートライン２２Ｃ#〜２２Ｃ及びオクターブライ
ンoct１〜oct５のいずれかにデコードされる。こ
のデコーダ２２の各出力ライン２２Ｃ#〜２２
Ｃ、oct１〜oct５の信号がトーンジエネレータ１
８−１乃至１８−７の各ラツチ回路２０のデータ
入力端に供給される。 分配制御回路１９及びキー情報復調回路２１の
詳細例を第５図に示す。データ多重回路１７から
供給されたデータKC1〜KC4は、キー情報復調回
路２１に入力されると共にアンド回路２３に入力
される。このアンド回路２３は基準データ
“1111”を検出するための回路である。第３図か
ら明らかなように、多重データKC1〜KC4のタイ
ムスロツト「１」において基準データ“1111”が
送出されるようになつているので、このアンド回
路２３の出力が“１”となつたときがタイムスロ
ツト「１」である。アンド回路２３の出力“１”
は基準パルス信号Y1（第６図ｂ）として、分配
制御回路１９に供給される。 分配制御回路１９では、基準パルス信号Y1の
入力にもとづいて以後のタイムスロツト「２」乃
至「48」を判断し、所望のデータが現われるタイ
ムスロツトにおいてストローブ信号S1〜S7及びラ
ツチパルスLPを発生する。 まず、ラツチパルスLPの発生について説明す
ると、第５図において、基準パルス信号Y1はオ
ア回路２４を介して２ステージのシフトレジスタ
２５に入力される。このシフトレジスタ２５は、
データKC1〜KC4の時分割タイムスロツト（例え
ば１μｓ；第６図ａ参照）に同期した主クロツク
パルス（２相クロツクパルス）φによつて駆動さ
れるもので、両ステージの出力がノア回路２６及
びオア回路２４を介して入力側に帰還している。
両ステージ出力が“０”になつたときノア回路２
６の出力が“１”になり、シフトレジスタ２５の
第１ステージに“１”が読み込まれる。シフトレ
ジスタ２５の第１ステージの出力はパルスφA
（第６図ｃ）として、第２ステージの出力はパル
スφB（第６図ｄ）として、夫々他のシフトレジ
スタで利用される。これらのパルスφA，パルス
φBは、１ビツトタイムだけ位相がずれて発生さ
れ、パルス幅は１ビツトタイムで、その周期は３
ビツトタイムである。このパルスφBがラツチパ
ルスLPとしてキー情報復調回路２１内のラツチ
回路２７に供給される。このラツチパルスLP
は、第６図ｄから判るように、基準パルス信号
Y1の２ビツトタイム後（タイムスロツト「３」）
において発生され、以後３ビツトタイム毎に（タ
イムスロツト「６」、「９」、「12」……）繰返し発
生される。 キー情報復調回路２１において、ラツチ回路２
７は９個のラツチ位置を有している。各ラツチ位
置２７−１乃至２７−９はノートコードN1〜
N4、ブロツクコードB1〜B3、及びキーオン信号
KO1〜KO2に夫々対応している。データKC1〜
KC4として、３ビツトタイムの間に供給される１
チヤンネル分のこれらの情報N1〜B3、KO1，KO2
が、ラツチパルスLPの発生タイミングにおいて
ラツチ回路２７に一度にラツチされる。第３図と
第６図を参照すれば判るように、ラツチパルス
LPはデータKC1〜KC4としてノートコードN1〜
N4が供給されるタイムスロツトに同期して発生
される。従つて、ノートコードN1〜N4の各ビツ
トに対応するラツチ位置２７−１，２７−３，２
７−５，２７−７にはデータKC1〜KC4の各ビツ
トが直接入力される。同じチヤンネルのブロツク
コードB1〜B3及び第１キーオン信号KO1はノート
コードN1〜N4の１ビツトタイム前のタイムスロ
ツトにおいてデータKC1〜KC4の形で供給され
る。そこで、データKC1〜KC4の各ビツトを遅延
フリツプフロツプ２８，２９，３０，３１で１ビ
ツトタイム遅延したものを、ブロツクコードB1
〜B3及び第１キーオン信号KO1に夫々対応するラ
ツチ位置２７−２，２７−４，２７−６，２７−
８に入力する。また、同じチヤンネルの第２キー
オン信号KO2は第１キーオン信号KO1の１ビツト
前のタイムスロツトにおいてデータKC4の形で供
給される。従つて、遅延フリツプフロツプ３１で
遅延したデータKC4を遅延フリツプフロツプ３２
で更に１ビツトタイム遅延したものを、第２キー
オン信号KO2に対応するラツチ位置２７−９に入
力する。 従つて、ラツチパルスLPが発生したとき、ラ
ツチ回路２７の入力側には同じチヤンネルのノー
トコードN1〜N4、ブロツクコードB1〜B3、キー
オン信号KO1，KO2が同時に供給されているの
で、これらキー情報N1〜N4、B1〜B3、KO1、
KO2が同時にラツチされる。ラツチ回路２７の記
憶内容はラツチパルスLPに従つて３ビツトタイ
ム毎に書替えられる。データKC1〜KC4のチヤン
ネルも３ビツトタイム毎に変化する（第３図参
照）ので、ラツチ回路２７の記憶内容は３ビツト
タイム毎に逐次別のチヤンネルのキー情報類N1
〜N4、B1〜B3、KO1、KO2に書替えられる。 第３図に示した各タイムスロツト「１」〜
「48」におけるデータKC1〜KC4の状態を簡略化
して第６図ｅに示す。同図で「Ｐ」はペダル鍵盤
のチヤンネル、「U4」から「U6」までの「Ｕ」
は上鍵盤専用チヤンネル、その次の数はチヤンネ
ル名、「L9」から「L11」までの「Ｌ」は下鍵盤
部専用チヤンネル、その次の数はチヤンネル名、
を夫々表わす。第６図ｆは各タイムスロツトにお
いてラツチ回路２７から出力されるキー情報類
N1〜KO2が割当てられているチヤンネルを示した
ものである。例えば、タイムスロツト「３」にお
いて発生されたラツチパルスLPによつてペダル
鍵盤の押圧鍵のキー情報類N1〜N4、B1〜B3、
KO1がラツチ回路２７に読み込まれ、これがタイ
ムスロツト「４」から「６」までの間、該ラツチ
回路２７から出力され続ける。次のタイムスロツ
ト「６」において発生されたラツチパルスLPに
よつて上鍵盤専用の第４チヤンネルＵ４に割当て
られている上鍵盤押圧鍵のキー情報類N1〜N4、
B1〜B3、KO1、KO2がラツチ回路２７に読み込ま
れ、タイムスロツト「７」から「９」までの間、
該ラツチ回路２７から出力され続ける。以後、第
６図ｆに示す通りに、ラツチ回路２７から出力さ
れるキー情報類N1〜B3、KO1、KO2のチャンネル
が変化する。 キー情報復調回路２１において、遅延フリツプ
フロツプ２８〜３２の前段階に設けられているオ
ア回路３３，３４、アンド回路３５、インバータ
３６，３７から成る回路は、Ｃ音のノートコード
N1〜N4を本来の値“1111”に戻すための回路で
ある。前述のように、基準データ“1111”との混
同を避けるためにＣ音のノートコードN4〜N1は
“1100”という値に変更されて供給されるので、
下位のデータKC1及びKC2をインバータ３６及び
３７で反転した信号及び上位のデータKC3〜KC4
を５入力型のアンド回路３５に入力し、Ｃ音の変
更コード“1100””が到来したことを該アンド回
路３５で検出する。このアンド回路３５の残りの
入力には前記ラツチパルスLPと同じパルスφBが
加わつており、ノートコードN1〜N4が供給され
るタイムスロツトにおいてのみ上述の検出動作が
可能になるようになつている。Ｃ音の変更コード
“1100”が検出されると、アンド回路３５の出力
は“１”となり、これがオア回路３３，３４を経
由してラツチ回路２７のラツチ位置２７−１，２
７−３に供給される。 ラツチ回路２７から第６図ｆに示すようなタイ
ミングで時分割的に出力される各チヤンネルのノ
ートコードN1〜N4及びブロツクコードB1〜B3は
前述のようにデコーダ２２（第４図）に供給さ
れ、第１キーオン信号KO1及び第２キーオン信号
KO2はエンベロープ制御回路３８（第４図）に供
給される。エンベロープ制御回路３８は、これら
のキーオン信号KO1、KO2を利用して後述のよう
にして、楽音の振幅エンベロープを制御するため
の充電信号ON及びクリア信号CLRを発生する。
エンベロープ制御回路３８から出力される充電信
号ONまたはクリア信号CLR、及びデコーダ２２
の出力ライン２２Ｃ#〜２２Ｃ、oct１〜oct５に
現われるノートセレクト信号、オクターブセレク
ト信号の発生タイムスロツトとチヤンネルとの関
係は第６図ｆと同じである。充電信号ON及びク
リア信号CLRもまた、ライン２２Ｃ#〜２２
Ｃ、oct１〜oct５の信号と同様に、各トーンジエ
ネレータ１８−１乃至１８−７のラツチ回路２０
に夫々供給される。 上述から明らかなように、各トーンジエネレー
タ１８−１乃至１８−７のラツチ回路２０のデー
タ入力に加わる信号（ON、CLR、及びライン２
２Ｃ#〜２２Ｃ、oct１〜oct５の信号）は、第６
図ｆに示すように各チヤンネルのものが時分割多
重化されている。これら時分割多重化された信号
を、鍵盤選択スイツチ１５で選択された鍵盤のも
のに限つて、各トーンジエネレータ１８−１乃至
１８−７に別々に分配するためにストローグ信号
S1〜S7が分配制御回路１９から発生される。 第５図に示す分配制御回路１９において、基準
パルス信号Y1は２ステージのシフトレジスタ３
９に入力されると共にオア回路４０に入力され
る。シフトレジスタ３９の両ステージの出力は３
入力型オア回路４０の残りの入力端に供給され
る。シフトレジスタ３９は主クロツクパルスφに
よつてシフトされる。従つて、タイムスロツト
「１」のとき基準パルス信号Y1が発生すると、そ
の１ビツトタイム後のタイムスロツト「２」にお
いてシフトレジスタ３９の第１ステージの出力
Y2が“１”となり、更に１ビツトタイム後のタ
イムスロツト「３」においてシフトレジスタ３９
の第２ステージの出力Y3が“１”となる。これ
らの信号Y1〜Y3をまとめたオア回路４０の出力
信号Ｙ1-3は第６図ｇに示すようにタイムスロツ
ト「１」から「３」までの３ビツトタイムの間だ
け“１”となる。 オア回路４０の出力信号Ｙ1-3は遅延フリツプ
フロツプ４８で３ビツトタイム遅延される。この
遅延フリツプフロツプ４８及び他の遅延フリツプ
フロツプ４９，４１乃至４７は、シフトレジスタ
２５から出力される３ビツトタイム周期の２相パ
ルスφA、φB（第６図ｃ，ｄ）によつて駆動され
るようになつている。遅延フリツプフロツプ４８
の出力信号Ｙ4-6（第６図ｈ）は、セツト−リセ
ツト型フリツプフロツプ５０のセツト入力ｓに加
わると共に、オア回路５８を介して遅延フリツプ
フロツプ４１に加わる。 遅延フリツプフロツプ４１から４７まで順に縦
続接続された７個の遅延フリツプフロツプ群は、
オア回路５８から供給される３ビツトタイム幅の
信号“１”を順次シフトして、各ストローブ信号
S1〜S7を発生するためのタイミングを形成する。
各遅延フリツプフロツプ４１乃至４７の出力は、
各ストローブ信号S1〜S7を発生するためのアンド
回路５１乃至５７の一方入力側に夫々供給され
る。アンド回路５１乃至５７の他方入力側にはラ
イン５９の信号が供給される。最後の遅延フリツ
プフロツプ４７の出力はライン６０を介してアン
ド回路６１に加わると共にオア回路６２を介して
フリツプフロツプ５０のリセツト入力Ｒに加わ
る。鍵盤選択スイツチ１５において上鍵盤が選択
されている場合は遅延フリツプフロツプ列４１乃
至４７内を３ビツトタイム幅の信号“１”が１回
だけシフトされ、下鍵盤が選択されている場合は
該遅延フリツプフロツプ列４１乃至４７内を信号
“１”が２回循環するように制御される。 まず、上鍵盤が選択されている場合について説
明する。この場合、鍵盤選択スイツチ１５から供
給される鍵盤選択信号Ｕ／Ｌは“０”であり、ナ
ンド回路６３の出力X2は常に“１”である。こ
のナンド回路６３の出力X2がライン５９を介し
て各アンド回路５１乃至５７に供給されるので、
該アンド回路５１乃至５７は常に動作可能な状態
となつている。また、インバータ６４では鍵盤部
選択信号Ｕ／Ｌを反転して“１”を出力し、この
信号“１”がオア回路６２を介してフリツプフロ
ツプ５０のリセツト入力Ｒに供給される。従つ
て、フリツプフロツプ５０は常にリセツトされて
いる。従つて、フリツプフロツプ５０のセツト出
力Ｑ側からアンド回路６１に至る経路の信号X1
は“０”である。従つて、オア回路５８の出力
は、その一方入力に前記遅延フリツプフロツプ４
８から信号Ｙ4-6が供給されたときだけ“１”と
なる。この信号Ｙ4-6が遅延フリツプフロツプ列
４１乃至４７において３ビツトタイム毎に順次遅
延される。従つて、各遅延フリツプフロツプ４１
乃至４７において遅延出力“１”が現われる毎に
それに対応するアンド回路５１乃至５７の出力が
順次“１”となる。このアンド回路５１乃至５７
の出力“１”がストローブ信号S1〜S7として、各
トーンジエネレータ１８−１乃至１８−７のラツ
チ回路２０に夫々供給される。上鍵盤が選択され
ているときのストローブ信号S1〜S7の発生状況を
第６図ｉに示す。 第６図を参照すれば明らかなように、信号Ｙ4-
６の次の３ビツトタイム（タイムスロツト「７」
から「９」）の間、遅延フリツプフロツプ４１の
出力が“１”となり、これに対応してアンド回路
５１からストローブ信号S1が発生される。このス
トローブ信号S1はトーンジエネレータ１８−１
（第４図）のラツチ回路（図示していないが、ト
ーンジエネレータ１８−７のラツチ回路２０に相
当する）に供給され、ライン２２Ｃ#〜２２Ｃ及
びoct1〜oct5に供給されている信号及び信号ON、
OFFを該ラツチ回路２０にラツチする。第６図
ｆとｉとを参照すれば明らかなように、ストロー
ブ信号S1が発生したとき、ラツチ回路２７または
デコーダ２２あるいはエンベロープ制御回路３８
からは上鍵盤専用の第４チヤンネルＵ４に割当て
られているキー情報類が出力されている。従つ
て、トーンジエネレータ１８−１には上鍵盤専用
の第４チヤンネルＵ４に割当てられているキー情
報類が分配される。 以後、３ビツトタイム幅の信号“１”が遅延フ
リツプフロツプ４２から４７に順次シフトされて
いくので、ストローブ信号S2、S3、S4、S5、S6、
S7が順次発生される。そして、各ストローブ信号
S2〜S7の発生タイミングに同期して第６図ｆに示
すようにチヤンネルＵ７，Ｕ１０，Ｕ１３，Ｕ１
６，Ｕ３，Ｕ６のキー情報類が各トーンジエネレ
ータ１８−２乃至１８−７に供給される。従つ
て、結局、７個のトーンジエネレータ１８−１，
１８−２，１８−３，１８−４，１８−５，１８
−６，１８−７には、上鍵盤専用の７つのチヤン
ネルＵ４，Ｕ７，Ｕ１０，Ｕ１３，Ｕ１６，Ｕ
３，Ｕ６に割当てられたキー情報類が夫々分配さ
れる。 次に、下鍵盤が選択されている場合について説
明する。この場合、鍵盤選択信号Ｕ／Ｌは“１”
で、ナンド回路６３の一方入力は常時“１”に固
定される。このナンド回路６３の動作は、他の入
力に加えられる遅延フリツプフロツプ４９の出力
信号X1に依存する。また、インバータ６４の出
力は“０”であり、フリツプフロツプ５０のリセ
ツトはライン６０の信号に依存する。通常はライ
ン６０の信号は“０”であり、フリツプフロツプ
５０はリセツトされていない。従つて、遅延フリ
ツプフロツプ４８の出力信号Ｙ4-6（第６図ｈ）
が“１”になると、フリツプフロツプ５０は直ち
にセツトされ、そのセツト出力Ｑが第６図ｊに示
すようにタイムスロツト「４」において立上る。 フリツプフロツプ５０のセツト出力Ｑは遅延フ
リツプフロツプ４９において３ビツトタイム遅延
される。従つて、遅延フリツプフロツプ４９の出
力信号X1は第６図ｋに示すように発生する。ナ
ンド回路６３ではこの遅延フリツプフロツプ４９
の出力信号X1を反転するので、該ナンド回路６
３の出力ライン５９の信号X2は第６図ｌに示す
ようにタイムスロツト「７」において立下る。 一方、遅延フリツプフロツプ４８の出力信号Ｙ
4-6はオア回路５８を経由して、前述のように遅
延フリツプフロツプ列４１乃至４７で順次シフト
されるが、タイムスロツト「７」から「９」にお
いて最初の遅延フリツプフロツプ４１から遅延信
号“１”が出力されるときライン５９の信号X2
は既に“０”に立下るので、アンド回路５１の条
件は成立せず、ストローブ信号S1は発生されな
い。以下同様に、タイムスロツト「７」から
「27」において、３ビツトタイム幅の信号“１”
が遅延フリツプフロツプ列４１乃至４７を順次シ
フトされていくが、ライン５９の信号X2が
“０”であるため、各アンド回路５１乃至５７が
動せず、ストローブ信号S1〜S7は発生されない。
このタイムスロツト「７」から「27」までの期間
においては、前述のように、上鍵盤専用チヤンネ
ルＵ４，Ｕ７、……Ｕ６のキー情報類が各トーン
ジエネレータ１８−１乃至１８−７に供給されて
いる。従つて、上鍵盤に関するキー情報類はトー
ンジエネレータ１８−１乃至１８−７に分配され
ない。 タイムスロツト「25」から「27」において最後
の遅延フリツプフロツプ４７から信号“１”が出
力されると、ライン６０及びオア回路６２を介し
てフリツプフロツプ５０がリセツトされる（第６
図ｊ）。その３ビツトタイム後のタイムスロツト
「28」において、遅延フリツプフロツプ４９の出
力信号X1は“０”に立下る（第６図ｋ）。しか
し、、ライン６０に信号“１”が現われるタイム
スロツト「25」から「27」の間では信号X1はま
だ“１”であるため、アンド回路６１の条件が成
立し、第６図ｍに示すようにその出力信号X3が
“１”となる。アンド回路６１の出力信号X3はオ
ア回路５８を介して遅延フリツプフロツプ４１に
供給される。 結局、下鍵盤が選択されている場合は、最後の
遅延フリツプフロツプ４７の出力がライン６０、
アンド回路６１、オア回路５８を介して最初の遅
延フリツプフロツプ４１に帰還され、遅延フリツ
プフロツプ列４１乃至４７において３ビツトタイ
ム幅の信号“１”のシフトがもう一度行なわれ
る。２度目のシフト動作が行なわれるタイムスロ
ツト「28」から「48」においては、遅延フリツプ
フロツプ４９の出力信号X1が“０”になるの
で、ナンド回路６３が動作し、その出力ライン５
９の信号X2が“１”となる。従つて、アンド回
路５１乃至５７が動作可能となり、２度目のシフ
ト動作に応答して第６図ｎに示すようにストロー
ブ信号S1、S2、S3、S4、S5、S6、S7が順次発生さ
れる。第６図ｆを参照すれば判かるように、この
タイムスロツト「28」から「48」においては、下
鍵盤専用チヤンネルＬ９，Ｌ１２，……Ｌ１１に
割当てられたキー情報類が各トーンジエネレータ
１８−１乃至１８−７内のラツチ回路２０に夫々
供給されている。従つて、７個のトーンジエネレ
ータ１８−１，１８−２，１８−３，１８−４，
１８−５，１８−６，１８−７には、下鍵盤専用
の７つのチヤンネルＬ９，Ｌ１２，Ｌ１５，Ｌ
２，Ｌ５，Ｌ８，Ｌ１１に割当てられたキー情報
類が夫々分配される。 次に、トーンジエネレータ１８−１乃至１８−
７について説明する。 第４図において、１つのトーンジエネレータ１
８−７のみの内部構成が示されているが、他も同
一構成である。音源回路６５は分周方式によつて
各種音高の方形波音源信号を発生し、音源信号バ
ス６６を介して各トーンジエネレータ１８−１乃
至１８−７に音源信号を供給する。音源信号バス
６６の信号はノート選択回路６７に加わり、ラツ
チ回路２０から持続的に供給されるノートセレク
ト信号NC#〜NCに応じて当該チヤンネルに割当
てられたキー情報の音名に対応する音源信号が選
択される。ノートセレクト信号NC#〜NCはノー
トコードN1〜N4をデコーダ２２でデコードした
デコード出力ライン２２Ｃ#〜２２Ｃの信号をラ
ツチ回路２０でラツチしたものである。ノート選
択回路６７において選択された単一音名の音源信
号は複数オクターブにわたるものであり、このな
かから必要なオクターブの音源信号をオクターブ
選択回路６８で選択する。ブロツクコードB1〜
B3をデコーダ２２でデコードしたデコード出力
ラインoct1〜oct5の信号をラツチ回路２０でラツ
チしたものが、オクターブ選択回路６８の選択制
御信号として使用される。オクターブ選択回路６
８では、８フイート系８′、４フイート系４′、及
び２フイート系２′の３種類の音域の音源信号を
選択出力する。これら各フイート系の音源信号は
開閉ゲート６９−８′，６９−４′，６９−２′に
夫々供給され、エンベロープ波形発生部７０から
供給されるエンベロープ波形電圧信号EVに応じ
て開閉制御される。開閉制御された音源信号は音
色フイルタ７１に供給され、独自の音色形成がな
された後サウンドシステム１６に供給される。
尚、分周式の音源回路６５は、副トーンジエネレ
ータ部１４内に専用に設ける必要はなく、主トー
ンジエネレータ部１３で使用するものを共用して
もよい。また、音源回路６５として通常の分周回
路を用いずに、特願昭52−105105号明細書中に記
載されたような重量分周信号発生回路を用いても
よい。この場合、オクターブ選択回路６８は同出
願明細書中に記載されている単独分周信号発生部
を使用するものとする。 次に、エンベロープ制御について説明する。 エンベロープ波形発生部７０は、集積回路チツ
プに外付けされるコンデンサＣEと放電用抵抗R1
とを含んでいる。このコンデンサＣEの充放電波
形がエンベロープ波形電圧信号EVとして開閉ゲ
ート６９−８′，６９−４′，６９−２′に供給さ
れる。電源電圧ＶEとコンデンサＣE間に直列に設
けられた電界効果トランジスタ７２はラツチ回路
２０から供給される持続的な充電信号ONによつ
てゲート制御され、導通時にコンデンサＣEを充
電する。コンデンサＣEに並列に設けられた電界
効果トランジスタ７３は、ラツチ回路２０から供
給される持続的なクリア信号CLRによつてゲー
ト制御され、導通時にコンデンサＣEを急速に放
電する。抵抗R2，R3は抵抗R1よりも十分小さい
値の抵抗である。 エンベロープ波形発生部７０から発生されるエ
ンベロープ波形電圧信号EVのサステイン長さを
調整し得るようにするためにサステイン長さ調整
器７４が設けられている。このサステイン長さ調
整器７４は１個だけ設けられ、これを各トーンジ
エネレータ１８−１乃至１８−７内のエンベロー
プ波形発生部７０で共用するようにしている。そ
のため、コンデンサＣE及び抵抗R1とサステイン
長さ調整器７４の操作子７４ａとの間をダイオー
ドD01〜D07及び小抵抗r1〜r7を介して接続し、操
作子７４ａの箇所で各トーンジエネレータ１８−
１乃至１８−７からの配線を共通接続するように
している。 充電信号ONあるいはクリア信号CLRは、第７
図に詳細を示したエンベロープ制御回路３８から
各チヤンネル別に時分割的に（第６図ｆに示すよ
うに）発生され、前述のようにしてラツチ回路２
０でラツチされて持続的な信号として各トランジ
スタ７２，７３に供給される。エンベロープ制御
回路３８に関連して、エンベロープ波形制御用の
ダンパスイツチ７５及び波形選択スイツチ７６
（第４図）が設けられている。ダンパスイツチ７
５はエンベロープを急速に終了させようとすると
き操作されるもので、該スイツチ７５がオンされ
るとダンパ信号DUMPが“１”となる。このダン
パスイツチ７５の出力ダンパ信号DUMPは第７図
のオア回路７７を経てアンド回路７８に供給され
る。 波形選択スイツチ７６は、サステイン系のエン
ベロープ波形またはパーカツシヨン系のエンベロ
ープ波形のどちらか一方を選択するためのもの
で、該スイツチ７６がオンされるとサステイン選
択信号SUSが“１”となり、サステイン系のエン
ベロープ波形が選択される。このスイツチ７６か
ら出力されるサステイン選択信号SUSは第７図の
アンド回路７９及びインバータ８０に加わる。ス
イツチ７６がオフのとき、サステイン選択信号
SUSは“０”であり、インバータ８０を介してパ
ーカツシヨン選択信号PERが“１”となり、パ
ーカツシヨン系のエンベロープ波形が選択され
る。インバータ８０から出力されるパーカツシヨ
ン選択信号PERはアンド回路８１に供給され
る。 キー情報復調回路２１のラツチ回路２７から出
力される第１キーオン信号KO1は第７図のアンド
回路７９に加えられると共に、インバータ８２で
反転された信号1がアンド回路７８に加えられ
る。また、同ラツチ回路２７から出力される第２
キーオン信号KO2は第７図のアンド回路８１に加
えられる。アンド回路７９及び８１の出力はオア
回路８３に加わり、該オア回路８３の出力が充電
信号ONとしてエンベロープ制御回路３８から出
力される。また、アンド回路７８の出力がクリア
信号CLRとしてエンベロープ制御回路３８から
出力される。 次に、スイツチ７６の操作によるエンベロープ
波形の選択について説明する。１つの鍵に関する
第１キーオン信号KO1は第８図ａに示すように押
鍵開始から離鍵に至るまで発生される。これに対
して、第２キーオン信号KO2は第８図ｂに示すよ
うに押鍵当初の短かい間だけ発生される。スイツ
チ７６のオンによつてサステイン選択信号SUSが
“１”となつているときは、充電信号ONは第１キ
ーオン信号KO1に対応してアンド回路７９から発
生される（第８図ｃ）。この充電信号ONが“１”
の間、電界効果トランジスタ７２（第４図）がオ
ンし続け、コンデンサＣEが充電される。従つ
て、コンデンサＣEから得られるエンベロープ波
形電圧信号EVは第８図ｄに示すように、鍵押圧
中は一定レベルを持続する。離鍵によつて、第１
キーオン信号KO1が“０”になると、充電信号
ONは消滅し、電界効果トランジスタ７２はオフ
となる。ダンパスイツチ７５が操作されていない
限り、もう一方のトランジスタ７３もオフであ
り、コンデンサＣEの電荷は大抵抗R1及びサステ
イン長さ調整器７４を介して放電される。こうし
て、第８図ｄに示すようなサステイン系のエンベ
ロープ波形電圧信号EVを得ることができる。 スイツチ７６のオフによつてパーカツシヨン選
択信号PERが“１”となつているときは、充電
信号ONは第２キーオン信号KO2に対応してアン
ド回路８１から発生される（第８図ｅ）。この短
い充電信号ONに従つてコンデンサＣEが充電され
る。第２キーオン信号KO2が消滅すると、前述と
同様に、コンデンサＣEの電荷が抵抗R1及びサス
テイン長さ調整器７４を介して放電される。こう
して、第８図ｆに示すようなパーカツシヨン系の
エンベロープ波形電圧信号EVを得ることができ
る。 ダンパスイツチ７５が操作されている場合は、
離鍵によつて第１キーオン信号KO1の反転信号
1が“１”になつたとき、アンド回路７８から
クリア信号CLRが発生される（第８図ｇ）。この
クリア信号CLRによつてトランジスタ７３（第
４図）が導通されるので、コンデンサＣEの電荷
は小抵抗R3を介して急速に放電される。従つ
て、ダンパスイツチ７５が操作されたときのエン
ベロープ波形は、第８図ｄまたはｆの破線DUMP
で示すように離鍵に伴なつて急速に減衰する。 次に、サステイン長さ調整器７４によるサステ
イン長さ調整について説明する。 電界効果トランジスタ７２，７３が共にオフの
ときは、コンデンサＣEの電荷は、抵抗R1とサス
テイン長さ調整器７４の操作子７４ａによつて分
割されたアース側の抵抗分R4との並列回路を通
して始めは放電される。抵抗R1は抵抗分R4より
も大きいので、並列回路の抵抗値は適度に小さ
い。従つて、この並列回路を通して放電されると
きは時定数が小さく、放電波形は大抵抗R11個だ
けの場合に比べて急峻になる。抵抗R1とR4の並
列回路を通した放電の過程で、エンベロープ波形
電圧EVが調整器７４の操作子７４ａによる分割
点電圧Vaに対応する値以下になると、ダイオー
ドD07は逆バイアスされ、以後は大抵抗R1のみを
通して放電が行なわれるようになる。この点を第
９図に示すと、エンベロープ波形電圧EV（コン
デンサＣEの電圧）が分割点電圧Vaに対応する値
になるまでは抵抗R1とR4を通した放電により比
較的急峻に減衰し、分割点電圧Vaに対応する値
以下においては抵抗R1のみを通した放電により
緩やかに減衰する。 ここで、サステインの長さとは減衰波形の時間
長のことをいう。上記から明らかなように、調整
器７４における分割点電圧Vaの値が大きけれ
ば、大抵抗R1のみを通して緩やかに放電される
電荷量が増すので、減衰波形の時間長（すなわち
放電時間）は長くなる。逆に、分割点電圧Vaの
値が小さければ、抵抗R1とR4の並列回路を通し
た急峻な放電により多くの蓄積電荷が放出されて
しまうので、減衰波形の時間長は短くなる。例え
ば、第４図におけるサステイン長さ調整器７４の
操作子７４ａを電圧源＋Ｖの方に近づけて設定す
るほど分割点電圧Vaが高くなり、サステイン
（減衰波形の時間長）が長くなる。その逆に操作
子７４ａをアースの方に近づけて設定するほど分
割点電圧Vaは低くなり、サステインが短くな
る。尚、ここでいうサステインとは、波形選択ス
イツチ７６で選択される「サステイン系のエンベ
ロープ波形」とは違つた意味を示す。サステイン
系のエンベロープ波形（第８図ｄ）であれ、パー
カツシヨン系のエンベロープ波形（第８図ｆ）で
あれ、そのサステインの長さ（減衰波形の時間
長）はサステイン長さ調整器７４によつて調整さ
れる。 ところで、操作子７４ａをアースの位置に設定
し、分割点電圧Vaを最小（０）にした場合で
も、ダイオードD07（またはD01〜D06）の順方向電
圧降下V0の存在によつてエンベロープ波形電圧
信号EVの電圧が上記V0になつたときダイオード
D07は不導通となる。従つて、この電圧V0に対応
する残りの電荷は大抵抗R1を介して徐々に放電
され、僅かな減衰波形が生じる。そのため、コン
デンサＣEと抵抗R1から成る時定数回路にサステ
イン長さ調整器７４を付加しただけでは、コンデ
ンサＣEを急速に完全に放電させることはでき
ず、従つて、サステインのないエンベロープ波形
を得ることが困難である。しかし、この実施例で
はコンデンサＣEに並列に電界効果トランジスタ
７３を設けたので、サステインのない（離鍵後の
減衰波形がない）エンベロープ波形を得ようとす
る場合はダンパスイツチ７５を操作することによ
り離鍵時にこのトランジスタ７３を導通してコン
デンサＣEを瞬時に放電させることができるよう
になり、上述のような困難が克服される。 次に、鍵盤選択スイツチ１５を切換えたときに
おけるエンベロープクリア制御について説明す
る。 副トーンジエネレータ部１４を使用している鍵
盤で鍵を離した直後に鍵盤選択スイツチ１５を切
換えた場合、前の鍵盤に関する離鍵後の減衰エン
ベロープ波形（コンデンサＣEの電圧波形）が残
つているため（ダンパスイツチ７５は操作されて
いないものとする）、切換後の鍵盤では押されて
いない鍵の音が出されてしまう。例えば、鍵盤選
択スイツチ１５をオフにして上鍵盤のC3を副ト
ーンジエネレータ部１４で発生している場合に、
このC3を離鍵してスイツチ１５をオンにしたと
すると、下鍵盤に切換わつたにもかかわらず上鍵
盤のC3の減衰音が一瞬出てしまう。このような
不都合を防止するために、エンベロープ制御回路
３８（第７図）では切換検出回路８４でスイツチ
１５が切換わつたことを検出し、この検出にもと
づいて１定時間幅のクリアパルスCLR1をオア回
路７７に供給し、これにもとづいてクリア信号
CLRを発生させるようにしている。 切換検出回路８４には鍵盤選択スイツチ１５か
ら鍵盤選択信号Ｕ／Ｌが供給される。この信号
Ｕ／Ｌが遅延フリツプフロツプ８５及び８６で順
次遅延される。遅延フリツプフロツプ８５及び８
６の出力は排他オア回路８７に供給される。上鍵
盤から下鍵盤に切換わる場合、信号Ｕ／Ｌは
“０”から“１”に立上る。この場合、最初の遅
延フリツプフロツプ８５が信号Ｕ／Ｌの立上り部
分の“１”を読み込んだとき、次段の遅延フリツ
プフロツプ８６にはその前の信号“０”が入つて
いる。従つて、排他オア回路８７の入力が“１”
及び“０”であり、該排他オア回路８７の出力が
“１”となる。また、下鍵盤から上鍵盤に切換わ
つた場合、信号Ｕ／Ｌは“１”から“０”に立下
る。この場合、最初の遅延フリツプフロツプ８５
に信号Ｕ／Ｌの立下り部分の“０”が入つたと
き、次段の遅延フリツプフロツプ８６にはその前
の信号“１”が入つてている。従つて、排他オア
回路８７の両入力が“０”及び“１”であり、そ
の出力は“１”となる。信号Ｕ／Ｌの状態が変化
しないときは、排他オア回路８７の両入力は常に
“０”、“０”か“１”、“１”であり、その出力は
常に“０”である。従つて、排他オア回路８７の
出力は、鍵盤選択スイツチ１５が切換えられた瞬
間だけ“１”となる。この排他オア回路８７の出
力“１”はカウンタ８８のリセツト端子に加わ
り、該カウンタ８８をリセツトする（オール
“０”にする）。 カウンタ８８は５ビツトのバイナリカウンタで
あり、その上位３ビツトの出力がナンド回路８９
に入力されている。後述の説明から理解できる
が、このカウンタ８８が排他オア回路８７からの
信号“１”によつてリセツトされる直前まではそ
の上位３ビツトの出力はオール“１”でありナン
ド回路８９の出力は“０”となつていた。従つ
て、カウンタ８８がリセツトされたとき、ナンド
回路８９の出力は“１”に立上り、ライン９０を
介してアンド回路９１が動作可能となる。アンド
回路９１の他の入力にはカウントパルスCTが供
給されている。カウントパルスCTは例えば3ms
程度の周期をもち、そのパルス幅はリセツト信号
とほぼ同じ（クロツクパルスφの１周期分）であ
る。カウンタ８８のリセツト終了後に、このカウ
ントパルスCTが該カウンタ８８に供給され、計
数される。カウンタ８８の計数値が“11100”（10
進の28）になるとナンド回路８９の条件が成立
し、その出力が“０”になる。従つて、アンド回
路９１が不動作となり、以後カウントパルスCT
はカウンタ８８に供給されない。 ナンド回路８９の出力を見てみると、カウンタ
８８がリセツトされたときから一定時間の間だけ
信号“１”となる。この一定時間とは、「28x
（カウントパルスCTの周期）」であり、100ms前
後となるようにするのが適当である。このナンド
回路８９の出力“１”はクリアパルスCLR1とし
てオア回路７７を介してアンド回路７８に加わ
る。鍵が離されているチヤンネルにおいては1
＝“１”であるので、アンド回路７８の条件が成
立し、クリアパルスCLR1に対応してクリア信号
CLRが発生される。このクリア信号CLRにより
電界効果トランジスタ７３（第４図）が導通さ
れ、コンデンサＣEが瞬時に放電される。こうし
て、エンベロープ波形がクリアされる。 尚、前記第２表を参照すると、この実施例にお
いてはブロツクコードB1〜B3の値とそれに対応
する音域との関係が上鍵盤と下鍵盤とでは丁度１
オクターブずれていることが判かる。主トーンジ
エネレータ部１３においては上鍵盤音と下鍵盤音
とは別々の系路で楽音形成されるので、第２表の
関係の通り楽音が発生される。しかし、副トーン
ジエネレータ部１４においては同じ装置を上鍵盤
と下鍵盤との間で使い分けているので、そのまま
では第２表のような関係は得られない。例えば、
各トーンジエネレータ１８−１乃至１８−７内の
オクターブ選択回路６８が、第２表の上鍵盤の欄
に示すような関係でブロツクコードB1〜B3の各
値に対応して音域選択を行なうように構成されて
いるとすると、上鍵盤音は予定通りの音高で発生
されるが、下鍵盤音は予定音高よりも１オクター
ブ上の音域で発生される。この場合、主トーンジ
エネレータ部１３から発生される下鍵盤音（これ
は第２表に示す予定通りの音高である）と副トー
ンジエネレータ部１４から発生される下鍵盤音の
音域が１オクターブずれることになる（同じ音高
の鍵を押したにもかかわらず）。オクターブ選択
回路６８で下鍵盤の予定音域通りに音域選択を行
なえるようにした場合は、上記と同様な問題が今
度は上鍵盤に関して起る。上記のような音域のず
れは、副トーンジエネレータ部１４の存在を印象
づけるという点あるいは演奏音に変化をつけると
いう点などから、特に是正されなくてもさしつか
えない。しかし、副トーンジエネレータ部１４か
ら発生される各鍵盤の音をその予定音域通りに修
正することは容易に行なえる。すなわち、第４図
のデコーダ２２をリードオンリイメモリ
（ROM）によつて構成し、ブロツクコードB1〜B3
のデコードの仕方を上鍵盤と下鍵盤とで異らせる
ようにすればよい。鍵盤選択スイツチ１５からの
鍵盤選択信号Ｕ／Ｌを破線で示すライン９２を介
してデコーダ２２に供給し、この信号Ｕ／Ｌが
“０”のときは入力ブロツクコードB1〜B3を上鍵
盤用のROMでデコードし、この信号Ｕ／Ｌが
“１”のときは入力ブロツクコードB1〜B3を下鍵
盤用のROMでデコードするように構成する。こ
れにより、同じ値のブロツクコードB1〜B3でも
第２表に示すように上鍵盤と下鍵盤とでは異なる
オクターブ音域に対応するライン（oct1〜oct5の
いずれか）にデコードすることができる。従つ
て、上鍵盤音も下鍵盤音も、鍵盤で押鍵した通り
の音域で副トーンジエネレータ部１４から発生す
ることができる。 尚、第４図の実施例では、各トーンジエネレー
タ１８−１乃至１８−７から８フイート系８′、
４フイート系４′、２フイート系２′の音が発生さ
れるようになつている。これらは、オクターブ単
位で音高がずれているだけであり、オクターブの
違いを無視するとそれらの音程関係は「１度」で
ある。これらの１度系の音に限らず、５ 1/3フイ
ート（５ 1′/3）あるいは２ 2/3フイート（２ 2
′／３）など５度系の音も発生させることができる。
５度系の音も発生させる必要がある場合は、ノー
ト選択回路６７において、ノートセレクト信号
NC#〜NCと音源信号バス６６から選択すべき音
源信号の音名との関係を５度系の音を選択し得る
ように設定すればよい。ノートセレクト回路６７
において設定される選択関係の一例を第３表に示
す。
とオクターブ音域との関係は鍵盤種類別に異なつ
ている。例えば、上鍵盤の鍵域はC3からC7音ま
でであり、C3音よりも低い音（B2以下の音）及
びC7音よりも高い音（C7#以上の音）は使用さ
れない。これに対して下鍵盤の鍵域はC2からC6
音まであり、同じ値のブロツクコードB1〜B3で
もその実際のオクターブ音域は上鍵盤と下鍵盤と
では１オクターブ異なる。また、同一のブロツク
コードB1〜B3が適用されるオクターブ音域は通
常のＣからＢ音の音域でなく、Ｃ#から高音側の
Ｃ音までの音域としている。従つて“000”とい
う最低音域のブロツクコードB1〜B3が適用され
る音は最低音のＣ音１音だけである。 主トーンジエネレータ部１３では、データ多重
回路１７から供給されるデータKC1〜KC4からノ
ートコードN1〜N4、ブロツクコードB1〜B3、及
びキーオン信号KO1，KO2を各チヤンネル別に取
り出し、これらのキー情報類にもとづいて各チヤ
ンネル別に楽音を発生する。 データ多重回路１７から供給されるデータKC1
〜KC4は副トーンジエネレータ部１４にも加わ
る。副トーンジエネレータ部１４においては、鍵
盤選択スイツチ１５によつて選択されている単一
の鍵盤に属する鍵のキー情報のみを多重データ
KC1〜KC4の中から取り出し、取り出された当該
鍵盤のキー情報にもとづいて楽音を発生する。 第４図に示す副トーンジエネレータ部１４にお
いては、７チヤンネル分のトーンジエネレータ１
８−１乃至１８−７が設けられている。この
「７」という数は、上鍵盤または下鍵盤の専用チ
ヤンネル数に対応している。すなわち、この副ト
ーンジエネレータ部１４は上鍵盤と下鍵盤との間
で使い分けされるからである。鍵盤選択スイツチ
１５が開いているとき、上鍵盤専用チヤンネルに
割当てられているキー情報類が多重データKC1〜
KC4の中から選択され、各トーンジエネレータ１
８−１乃至１８−７に分配される。また、鍵盤選
択スイツチ１５が閉じているとき、下鍵盤専用チ
ヤンネルに割当てられているキー情報類が多重デ
ータKC1〜KC4の中から選択され、各トーンジエ
ネレータ１８−１乃至１８−７に分配される。 分配制御回路１９は各トーンジエネレータ１８
−１乃至１８−７に対するキー情報類の分配を制
御するための回路で、鍵盤選択スイツチ１５の状
態に応じてこの制御がなされる。すなわち、上述
のように、この副トーンジエネレータ部１４を上
鍵盤のために使用するときは上鍵盤専用チヤンネ
ルに割当てられているキー情報類を各トーンジエ
ネレータ１８−１乃至１８−７に分配し、下鍵盤
のために使用するときは下鍵盤専用チヤンネルに
割当てられているキー情報類を各トーンジエネレ
ータ１８−１乃至１８−７に分配するよう制御す
る。 この分配制御は、各トーンジエネレータ１８−
１乃至１８−７に夫々設けられているラツチ回路
２０に対して、適当なタイミングでストローブ信
号S1〜S7を供給することによつて達成される。第
４図では、トーンジエネレータ１８−７のみ詳細
を示し、他のトーンジエネレータ１８−１乃至１
８−６の詳細な図示は省略したが、符号２０で示
したのと同様なラツチ回路２０が他のトーンジエ
ネレータ１８−１乃至１８−６にも設けられてい
る。 キー情報復調回路２１は多重データKC1〜KC4
の中から各チヤンネルに割当てられているキー情
報N1〜N4、B1〜B3、KO1〜KO2を復調して、こ
れらを並列的に出力する。キー情報復調回路２１
から出力されたノートコードN1〜N4及びブロツ
クコードB1〜B3はデコーダ２２に入力され、ノ
ートライン２２Ｃ#〜２２Ｃ及びオクターブライ
ンoct１〜oct５のいずれかにデコードされる。こ
のデコーダ２２の各出力ライン２２Ｃ#〜２２
Ｃ、oct１〜oct５の信号がトーンジエネレータ１
８−１乃至１８−７の各ラツチ回路２０のデータ
入力端に供給される。 分配制御回路１９及びキー情報復調回路２１の
詳細例を第５図に示す。データ多重回路１７から
供給されたデータKC1〜KC4は、キー情報復調回
路２１に入力されると共にアンド回路２３に入力
される。このアンド回路２３は基準データ
“1111”を検出するための回路である。第３図か
ら明らかなように、多重データKC1〜KC4のタイ
ムスロツト「１」において基準データ“1111”が
送出されるようになつているので、このアンド回
路２３の出力が“１”となつたときがタイムスロ
ツト「１」である。アンド回路２３の出力“１”
は基準パルス信号Y1（第６図ｂ）として、分配
制御回路１９に供給される。 分配制御回路１９では、基準パルス信号Y1の
入力にもとづいて以後のタイムスロツト「２」乃
至「48」を判断し、所望のデータが現われるタイ
ムスロツトにおいてストローブ信号S1〜S7及びラ
ツチパルスLPを発生する。 まず、ラツチパルスLPの発生について説明す
ると、第５図において、基準パルス信号Y1はオ
ア回路２４を介して２ステージのシフトレジスタ
２５に入力される。このシフトレジスタ２５は、
データKC1〜KC4の時分割タイムスロツト（例え
ば１μｓ；第６図ａ参照）に同期した主クロツク
パルス（２相クロツクパルス）φによつて駆動さ
れるもので、両ステージの出力がノア回路２６及
びオア回路２４を介して入力側に帰還している。
両ステージ出力が“０”になつたときノア回路２
６の出力が“１”になり、シフトレジスタ２５の
第１ステージに“１”が読み込まれる。シフトレ
ジスタ２５の第１ステージの出力はパルスφA
（第６図ｃ）として、第２ステージの出力はパル
スφB（第６図ｄ）として、夫々他のシフトレジ
スタで利用される。これらのパルスφA，パルス
φBは、１ビツトタイムだけ位相がずれて発生さ
れ、パルス幅は１ビツトタイムで、その周期は３
ビツトタイムである。このパルスφBがラツチパ
ルスLPとしてキー情報復調回路２１内のラツチ
回路２７に供給される。このラツチパルスLP
は、第６図ｄから判るように、基準パルス信号
Y1の２ビツトタイム後（タイムスロツト「３」）
において発生され、以後３ビツトタイム毎に（タ
イムスロツト「６」、「９」、「12」……）繰返し発
生される。 キー情報復調回路２１において、ラツチ回路２
７は９個のラツチ位置を有している。各ラツチ位
置２７−１乃至２７−９はノートコードN1〜
N4、ブロツクコードB1〜B3、及びキーオン信号
KO1〜KO2に夫々対応している。データKC1〜
KC4として、３ビツトタイムの間に供給される１
チヤンネル分のこれらの情報N1〜B3、KO1，KO2
が、ラツチパルスLPの発生タイミングにおいて
ラツチ回路２７に一度にラツチされる。第３図と
第６図を参照すれば判るように、ラツチパルス
LPはデータKC1〜KC4としてノートコードN1〜
N4が供給されるタイムスロツトに同期して発生
される。従つて、ノートコードN1〜N4の各ビツ
トに対応するラツチ位置２７−１，２７−３，２
７−５，２７−７にはデータKC1〜KC4の各ビツ
トが直接入力される。同じチヤンネルのブロツク
コードB1〜B3及び第１キーオン信号KO1はノート
コードN1〜N4の１ビツトタイム前のタイムスロ
ツトにおいてデータKC1〜KC4の形で供給され
る。そこで、データKC1〜KC4の各ビツトを遅延
フリツプフロツプ２８，２９，３０，３１で１ビ
ツトタイム遅延したものを、ブロツクコードB1
〜B3及び第１キーオン信号KO1に夫々対応するラ
ツチ位置２７−２，２７−４，２７−６，２７−
８に入力する。また、同じチヤンネルの第２キー
オン信号KO2は第１キーオン信号KO1の１ビツト
前のタイムスロツトにおいてデータKC4の形で供
給される。従つて、遅延フリツプフロツプ３１で
遅延したデータKC4を遅延フリツプフロツプ３２
で更に１ビツトタイム遅延したものを、第２キー
オン信号KO2に対応するラツチ位置２７−９に入
力する。 従つて、ラツチパルスLPが発生したとき、ラ
ツチ回路２７の入力側には同じチヤンネルのノー
トコードN1〜N4、ブロツクコードB1〜B3、キー
オン信号KO1，KO2が同時に供給されているの
で、これらキー情報N1〜N4、B1〜B3、KO1、
KO2が同時にラツチされる。ラツチ回路２７の記
憶内容はラツチパルスLPに従つて３ビツトタイ
ム毎に書替えられる。データKC1〜KC4のチヤン
ネルも３ビツトタイム毎に変化する（第３図参
照）ので、ラツチ回路２７の記憶内容は３ビツト
タイム毎に逐次別のチヤンネルのキー情報類N1
〜N4、B1〜B3、KO1、KO2に書替えられる。 第３図に示した各タイムスロツト「１」〜
「48」におけるデータKC1〜KC4の状態を簡略化
して第６図ｅに示す。同図で「Ｐ」はペダル鍵盤
のチヤンネル、「U4」から「U6」までの「Ｕ」
は上鍵盤専用チヤンネル、その次の数はチヤンネ
ル名、「L9」から「L11」までの「Ｌ」は下鍵盤
部専用チヤンネル、その次の数はチヤンネル名、
を夫々表わす。第６図ｆは各タイムスロツトにお
いてラツチ回路２７から出力されるキー情報類
N1〜KO2が割当てられているチヤンネルを示した
ものである。例えば、タイムスロツト「３」にお
いて発生されたラツチパルスLPによつてペダル
鍵盤の押圧鍵のキー情報類N1〜N4、B1〜B3、
KO1がラツチ回路２７に読み込まれ、これがタイ
ムスロツト「４」から「６」までの間、該ラツチ
回路２７から出力され続ける。次のタイムスロツ
ト「６」において発生されたラツチパルスLPに
よつて上鍵盤専用の第４チヤンネルＵ４に割当て
られている上鍵盤押圧鍵のキー情報類N1〜N4、
B1〜B3、KO1、KO2がラツチ回路２７に読み込ま
れ、タイムスロツト「７」から「９」までの間、
該ラツチ回路２７から出力され続ける。以後、第
６図ｆに示す通りに、ラツチ回路２７から出力さ
れるキー情報類N1〜B3、KO1、KO2のチャンネル
が変化する。 キー情報復調回路２１において、遅延フリツプ
フロツプ２８〜３２の前段階に設けられているオ
ア回路３３，３４、アンド回路３５、インバータ
３６，３７から成る回路は、Ｃ音のノートコード
N1〜N4を本来の値“1111”に戻すための回路で
ある。前述のように、基準データ“1111”との混
同を避けるためにＣ音のノートコードN4〜N1は
“1100”という値に変更されて供給されるので、
下位のデータKC1及びKC2をインバータ３６及び
３７で反転した信号及び上位のデータKC3〜KC4
を５入力型のアンド回路３５に入力し、Ｃ音の変
更コード“1100””が到来したことを該アンド回
路３５で検出する。このアンド回路３５の残りの
入力には前記ラツチパルスLPと同じパルスφBが
加わつており、ノートコードN1〜N4が供給され
るタイムスロツトにおいてのみ上述の検出動作が
可能になるようになつている。Ｃ音の変更コード
“1100”が検出されると、アンド回路３５の出力
は“１”となり、これがオア回路３３，３４を経
由してラツチ回路２７のラツチ位置２７−１，２
７−３に供給される。 ラツチ回路２７から第６図ｆに示すようなタイ
ミングで時分割的に出力される各チヤンネルのノ
ートコードN1〜N4及びブロツクコードB1〜B3は
前述のようにデコーダ２２（第４図）に供給さ
れ、第１キーオン信号KO1及び第２キーオン信号
KO2はエンベロープ制御回路３８（第４図）に供
給される。エンベロープ制御回路３８は、これら
のキーオン信号KO1、KO2を利用して後述のよう
にして、楽音の振幅エンベロープを制御するため
の充電信号ON及びクリア信号CLRを発生する。
エンベロープ制御回路３８から出力される充電信
号ONまたはクリア信号CLR、及びデコーダ２２
の出力ライン２２Ｃ#〜２２Ｃ、oct１〜oct５に
現われるノートセレクト信号、オクターブセレク
ト信号の発生タイムスロツトとチヤンネルとの関
係は第６図ｆと同じである。充電信号ON及びク
リア信号CLRもまた、ライン２２Ｃ#〜２２
Ｃ、oct１〜oct５の信号と同様に、各トーンジエ
ネレータ１８−１乃至１８−７のラツチ回路２０
に夫々供給される。 上述から明らかなように、各トーンジエネレー
タ１８−１乃至１８−７のラツチ回路２０のデー
タ入力に加わる信号（ON、CLR、及びライン２
２Ｃ#〜２２Ｃ、oct１〜oct５の信号）は、第６
図ｆに示すように各チヤンネルのものが時分割多
重化されている。これら時分割多重化された信号
を、鍵盤選択スイツチ１５で選択された鍵盤のも
のに限つて、各トーンジエネレータ１８−１乃至
１８−７に別々に分配するためにストローグ信号
S1〜S7が分配制御回路１９から発生される。 第５図に示す分配制御回路１９において、基準
パルス信号Y1は２ステージのシフトレジスタ３
９に入力されると共にオア回路４０に入力され
る。シフトレジスタ３９の両ステージの出力は３
入力型オア回路４０の残りの入力端に供給され
る。シフトレジスタ３９は主クロツクパルスφに
よつてシフトされる。従つて、タイムスロツト
「１」のとき基準パルス信号Y1が発生すると、そ
の１ビツトタイム後のタイムスロツト「２」にお
いてシフトレジスタ３９の第１ステージの出力
Y2が“１”となり、更に１ビツトタイム後のタ
イムスロツト「３」においてシフトレジスタ３９
の第２ステージの出力Y3が“１”となる。これ
らの信号Y1〜Y3をまとめたオア回路４０の出力
信号Ｙ1-3は第６図ｇに示すようにタイムスロツ
ト「１」から「３」までの３ビツトタイムの間だ
け“１”となる。 オア回路４０の出力信号Ｙ1-3は遅延フリツプ
フロツプ４８で３ビツトタイム遅延される。この
遅延フリツプフロツプ４８及び他の遅延フリツプ
フロツプ４９，４１乃至４７は、シフトレジスタ
２５から出力される３ビツトタイム周期の２相パ
ルスφA、φB（第６図ｃ，ｄ）によつて駆動され
るようになつている。遅延フリツプフロツプ４８
の出力信号Ｙ4-6（第６図ｈ）は、セツト−リセ
ツト型フリツプフロツプ５０のセツト入力ｓに加
わると共に、オア回路５８を介して遅延フリツプ
フロツプ４１に加わる。 遅延フリツプフロツプ４１から４７まで順に縦
続接続された７個の遅延フリツプフロツプ群は、
オア回路５８から供給される３ビツトタイム幅の
信号“１”を順次シフトして、各ストローブ信号
S1〜S7を発生するためのタイミングを形成する。
各遅延フリツプフロツプ４１乃至４７の出力は、
各ストローブ信号S1〜S7を発生するためのアンド
回路５１乃至５７の一方入力側に夫々供給され
る。アンド回路５１乃至５７の他方入力側にはラ
イン５９の信号が供給される。最後の遅延フリツ
プフロツプ４７の出力はライン６０を介してアン
ド回路６１に加わると共にオア回路６２を介して
フリツプフロツプ５０のリセツト入力Ｒに加わ
る。鍵盤選択スイツチ１５において上鍵盤が選択
されている場合は遅延フリツプフロツプ列４１乃
至４７内を３ビツトタイム幅の信号“１”が１回
だけシフトされ、下鍵盤が選択されている場合は
該遅延フリツプフロツプ列４１乃至４７内を信号
“１”が２回循環するように制御される。 まず、上鍵盤が選択されている場合について説
明する。この場合、鍵盤選択スイツチ１５から供
給される鍵盤選択信号Ｕ／Ｌは“０”であり、ナ
ンド回路６３の出力X2は常に“１”である。こ
のナンド回路６３の出力X2がライン５９を介し
て各アンド回路５１乃至５７に供給されるので、
該アンド回路５１乃至５７は常に動作可能な状態
となつている。また、インバータ６４では鍵盤部
選択信号Ｕ／Ｌを反転して“１”を出力し、この
信号“１”がオア回路６２を介してフリツプフロ
ツプ５０のリセツト入力Ｒに供給される。従つ
て、フリツプフロツプ５０は常にリセツトされて
いる。従つて、フリツプフロツプ５０のセツト出
力Ｑ側からアンド回路６１に至る経路の信号X1
は“０”である。従つて、オア回路５８の出力
は、その一方入力に前記遅延フリツプフロツプ４
８から信号Ｙ4-6が供給されたときだけ“１”と
なる。この信号Ｙ4-6が遅延フリツプフロツプ列
４１乃至４７において３ビツトタイム毎に順次遅
延される。従つて、各遅延フリツプフロツプ４１
乃至４７において遅延出力“１”が現われる毎に
それに対応するアンド回路５１乃至５７の出力が
順次“１”となる。このアンド回路５１乃至５７
の出力“１”がストローブ信号S1〜S7として、各
トーンジエネレータ１８−１乃至１８−７のラツ
チ回路２０に夫々供給される。上鍵盤が選択され
ているときのストローブ信号S1〜S7の発生状況を
第６図ｉに示す。 第６図を参照すれば明らかなように、信号Ｙ4-
６の次の３ビツトタイム（タイムスロツト「７」
から「９」）の間、遅延フリツプフロツプ４１の
出力が“１”となり、これに対応してアンド回路
５１からストローブ信号S1が発生される。このス
トローブ信号S1はトーンジエネレータ１８−１
（第４図）のラツチ回路（図示していないが、ト
ーンジエネレータ１８−７のラツチ回路２０に相
当する）に供給され、ライン２２Ｃ#〜２２Ｃ及
びoct1〜oct5に供給されている信号及び信号ON、
OFFを該ラツチ回路２０にラツチする。第６図
ｆとｉとを参照すれば明らかなように、ストロー
ブ信号S1が発生したとき、ラツチ回路２７または
デコーダ２２あるいはエンベロープ制御回路３８
からは上鍵盤専用の第４チヤンネルＵ４に割当て
られているキー情報類が出力されている。従つ
て、トーンジエネレータ１８−１には上鍵盤専用
の第４チヤンネルＵ４に割当てられているキー情
報類が分配される。 以後、３ビツトタイム幅の信号“１”が遅延フ
リツプフロツプ４２から４７に順次シフトされて
いくので、ストローブ信号S2、S3、S4、S5、S6、
S7が順次発生される。そして、各ストローブ信号
S2〜S7の発生タイミングに同期して第６図ｆに示
すようにチヤンネルＵ７，Ｕ１０，Ｕ１３，Ｕ１
６，Ｕ３，Ｕ６のキー情報類が各トーンジエネレ
ータ１８−２乃至１８−７に供給される。従つ
て、結局、７個のトーンジエネレータ１８−１，
１８−２，１８−３，１８−４，１８−５，１８
−６，１８−７には、上鍵盤専用の７つのチヤン
ネルＵ４，Ｕ７，Ｕ１０，Ｕ１３，Ｕ１６，Ｕ
３，Ｕ６に割当てられたキー情報類が夫々分配さ
れる。 次に、下鍵盤が選択されている場合について説
明する。この場合、鍵盤選択信号Ｕ／Ｌは“１”
で、ナンド回路６３の一方入力は常時“１”に固
定される。このナンド回路６３の動作は、他の入
力に加えられる遅延フリツプフロツプ４９の出力
信号X1に依存する。また、インバータ６４の出
力は“０”であり、フリツプフロツプ５０のリセ
ツトはライン６０の信号に依存する。通常はライ
ン６０の信号は“０”であり、フリツプフロツプ
５０はリセツトされていない。従つて、遅延フリ
ツプフロツプ４８の出力信号Ｙ4-6（第６図ｈ）
が“１”になると、フリツプフロツプ５０は直ち
にセツトされ、そのセツト出力Ｑが第６図ｊに示
すようにタイムスロツト「４」において立上る。 フリツプフロツプ５０のセツト出力Ｑは遅延フ
リツプフロツプ４９において３ビツトタイム遅延
される。従つて、遅延フリツプフロツプ４９の出
力信号X1は第６図ｋに示すように発生する。ナ
ンド回路６３ではこの遅延フリツプフロツプ４９
の出力信号X1を反転するので、該ナンド回路６
３の出力ライン５９の信号X2は第６図ｌに示す
ようにタイムスロツト「７」において立下る。 一方、遅延フリツプフロツプ４８の出力信号Ｙ
4-6はオア回路５８を経由して、前述のように遅
延フリツプフロツプ列４１乃至４７で順次シフト
されるが、タイムスロツト「７」から「９」にお
いて最初の遅延フリツプフロツプ４１から遅延信
号“１”が出力されるときライン５９の信号X2
は既に“０”に立下るので、アンド回路５１の条
件は成立せず、ストローブ信号S1は発生されな
い。以下同様に、タイムスロツト「７」から
「27」において、３ビツトタイム幅の信号“１”
が遅延フリツプフロツプ列４１乃至４７を順次シ
フトされていくが、ライン５９の信号X2が
“０”であるため、各アンド回路５１乃至５７が
動せず、ストローブ信号S1〜S7は発生されない。
このタイムスロツト「７」から「27」までの期間
においては、前述のように、上鍵盤専用チヤンネ
ルＵ４，Ｕ７、……Ｕ６のキー情報類が各トーン
ジエネレータ１８−１乃至１８−７に供給されて
いる。従つて、上鍵盤に関するキー情報類はトー
ンジエネレータ１８−１乃至１８−７に分配され
ない。 タイムスロツト「25」から「27」において最後
の遅延フリツプフロツプ４７から信号“１”が出
力されると、ライン６０及びオア回路６２を介し
てフリツプフロツプ５０がリセツトされる（第６
図ｊ）。その３ビツトタイム後のタイムスロツト
「28」において、遅延フリツプフロツプ４９の出
力信号X1は“０”に立下る（第６図ｋ）。しか
し、、ライン６０に信号“１”が現われるタイム
スロツト「25」から「27」の間では信号X1はま
だ“１”であるため、アンド回路６１の条件が成
立し、第６図ｍに示すようにその出力信号X3が
“１”となる。アンド回路６１の出力信号X3はオ
ア回路５８を介して遅延フリツプフロツプ４１に
供給される。 結局、下鍵盤が選択されている場合は、最後の
遅延フリツプフロツプ４７の出力がライン６０、
アンド回路６１、オア回路５８を介して最初の遅
延フリツプフロツプ４１に帰還され、遅延フリツ
プフロツプ列４１乃至４７において３ビツトタイ
ム幅の信号“１”のシフトがもう一度行なわれ
る。２度目のシフト動作が行なわれるタイムスロ
ツト「28」から「48」においては、遅延フリツプ
フロツプ４９の出力信号X1が“０”になるの
で、ナンド回路６３が動作し、その出力ライン５
９の信号X2が“１”となる。従つて、アンド回
路５１乃至５７が動作可能となり、２度目のシフ
ト動作に応答して第６図ｎに示すようにストロー
ブ信号S1、S2、S3、S4、S5、S6、S7が順次発生さ
れる。第６図ｆを参照すれば判かるように、この
タイムスロツト「28」から「48」においては、下
鍵盤専用チヤンネルＬ９，Ｌ１２，……Ｌ１１に
割当てられたキー情報類が各トーンジエネレータ
１８−１乃至１８−７内のラツチ回路２０に夫々
供給されている。従つて、７個のトーンジエネレ
ータ１８−１，１８−２，１８−３，１８−４，
１８−５，１８−６，１８−７には、下鍵盤専用
の７つのチヤンネルＬ９，Ｌ１２，Ｌ１５，Ｌ
２，Ｌ５，Ｌ８，Ｌ１１に割当てられたキー情報
類が夫々分配される。 次に、トーンジエネレータ１８−１乃至１８−
７について説明する。 第４図において、１つのトーンジエネレータ１
８−７のみの内部構成が示されているが、他も同
一構成である。音源回路６５は分周方式によつて
各種音高の方形波音源信号を発生し、音源信号バ
ス６６を介して各トーンジエネレータ１８−１乃
至１８−７に音源信号を供給する。音源信号バス
６６の信号はノート選択回路６７に加わり、ラツ
チ回路２０から持続的に供給されるノートセレク
ト信号NC#〜NCに応じて当該チヤンネルに割当
てられたキー情報の音名に対応する音源信号が選
択される。ノートセレクト信号NC#〜NCはノー
トコードN1〜N4をデコーダ２２でデコードした
デコード出力ライン２２Ｃ#〜２２Ｃの信号をラ
ツチ回路２０でラツチしたものである。ノート選
択回路６７において選択された単一音名の音源信
号は複数オクターブにわたるものであり、このな
かから必要なオクターブの音源信号をオクターブ
選択回路６８で選択する。ブロツクコードB1〜
B3をデコーダ２２でデコードしたデコード出力
ラインoct1〜oct5の信号をラツチ回路２０でラツ
チしたものが、オクターブ選択回路６８の選択制
御信号として使用される。オクターブ選択回路６
８では、８フイート系８′、４フイート系４′、及
び２フイート系２′の３種類の音域の音源信号を
選択出力する。これら各フイート系の音源信号は
開閉ゲート６９−８′，６９−４′，６９−２′に
夫々供給され、エンベロープ波形発生部７０から
供給されるエンベロープ波形電圧信号EVに応じ
て開閉制御される。開閉制御された音源信号は音
色フイルタ７１に供給され、独自の音色形成がな
された後サウンドシステム１６に供給される。
尚、分周式の音源回路６５は、副トーンジエネレ
ータ部１４内に専用に設ける必要はなく、主トー
ンジエネレータ部１３で使用するものを共用して
もよい。また、音源回路６５として通常の分周回
路を用いずに、特願昭52−105105号明細書中に記
載されたような重量分周信号発生回路を用いても
よい。この場合、オクターブ選択回路６８は同出
願明細書中に記載されている単独分周信号発生部
を使用するものとする。 次に、エンベロープ制御について説明する。 エンベロープ波形発生部７０は、集積回路チツ
プに外付けされるコンデンサＣEと放電用抵抗R1
とを含んでいる。このコンデンサＣEの充放電波
形がエンベロープ波形電圧信号EVとして開閉ゲ
ート６９−８′，６９−４′，６９−２′に供給さ
れる。電源電圧ＶEとコンデンサＣE間に直列に設
けられた電界効果トランジスタ７２はラツチ回路
２０から供給される持続的な充電信号ONによつ
てゲート制御され、導通時にコンデンサＣEを充
電する。コンデンサＣEに並列に設けられた電界
効果トランジスタ７３は、ラツチ回路２０から供
給される持続的なクリア信号CLRによつてゲー
ト制御され、導通時にコンデンサＣEを急速に放
電する。抵抗R2，R3は抵抗R1よりも十分小さい
値の抵抗である。 エンベロープ波形発生部７０から発生されるエ
ンベロープ波形電圧信号EVのサステイン長さを
調整し得るようにするためにサステイン長さ調整
器７４が設けられている。このサステイン長さ調
整器７４は１個だけ設けられ、これを各トーンジ
エネレータ１８−１乃至１８−７内のエンベロー
プ波形発生部７０で共用するようにしている。そ
のため、コンデンサＣE及び抵抗R1とサステイン
長さ調整器７４の操作子７４ａとの間をダイオー
ドD01〜D07及び小抵抗r1〜r7を介して接続し、操
作子７４ａの箇所で各トーンジエネレータ１８−
１乃至１８−７からの配線を共通接続するように
している。 充電信号ONあるいはクリア信号CLRは、第７
図に詳細を示したエンベロープ制御回路３８から
各チヤンネル別に時分割的に（第６図ｆに示すよ
うに）発生され、前述のようにしてラツチ回路２
０でラツチされて持続的な信号として各トランジ
スタ７２，７３に供給される。エンベロープ制御
回路３８に関連して、エンベロープ波形制御用の
ダンパスイツチ７５及び波形選択スイツチ７６
（第４図）が設けられている。ダンパスイツチ７
５はエンベロープを急速に終了させようとすると
き操作されるもので、該スイツチ７５がオンされ
るとダンパ信号DUMPが“１”となる。このダン
パスイツチ７５の出力ダンパ信号DUMPは第７図
のオア回路７７を経てアンド回路７８に供給され
る。 波形選択スイツチ７６は、サステイン系のエン
ベロープ波形またはパーカツシヨン系のエンベロ
ープ波形のどちらか一方を選択するためのもの
で、該スイツチ７６がオンされるとサステイン選
択信号SUSが“１”となり、サステイン系のエン
ベロープ波形が選択される。このスイツチ７６か
ら出力されるサステイン選択信号SUSは第７図の
アンド回路７９及びインバータ８０に加わる。ス
イツチ７６がオフのとき、サステイン選択信号
SUSは“０”であり、インバータ８０を介してパ
ーカツシヨン選択信号PERが“１”となり、パ
ーカツシヨン系のエンベロープ波形が選択され
る。インバータ８０から出力されるパーカツシヨ
ン選択信号PERはアンド回路８１に供給され
る。 キー情報復調回路２１のラツチ回路２７から出
力される第１キーオン信号KO1は第７図のアンド
回路７９に加えられると共に、インバータ８２で
反転された信号1がアンド回路７８に加えられ
る。また、同ラツチ回路２７から出力される第２
キーオン信号KO2は第７図のアンド回路８１に加
えられる。アンド回路７９及び８１の出力はオア
回路８３に加わり、該オア回路８３の出力が充電
信号ONとしてエンベロープ制御回路３８から出
力される。また、アンド回路７８の出力がクリア
信号CLRとしてエンベロープ制御回路３８から
出力される。 次に、スイツチ７６の操作によるエンベロープ
波形の選択について説明する。１つの鍵に関する
第１キーオン信号KO1は第８図ａに示すように押
鍵開始から離鍵に至るまで発生される。これに対
して、第２キーオン信号KO2は第８図ｂに示すよ
うに押鍵当初の短かい間だけ発生される。スイツ
チ７６のオンによつてサステイン選択信号SUSが
“１”となつているときは、充電信号ONは第１キ
ーオン信号KO1に対応してアンド回路７９から発
生される（第８図ｃ）。この充電信号ONが“１”
の間、電界効果トランジスタ７２（第４図）がオ
ンし続け、コンデンサＣEが充電される。従つ
て、コンデンサＣEから得られるエンベロープ波
形電圧信号EVは第８図ｄに示すように、鍵押圧
中は一定レベルを持続する。離鍵によつて、第１
キーオン信号KO1が“０”になると、充電信号
ONは消滅し、電界効果トランジスタ７２はオフ
となる。ダンパスイツチ７５が操作されていない
限り、もう一方のトランジスタ７３もオフであ
り、コンデンサＣEの電荷は大抵抗R1及びサステ
イン長さ調整器７４を介して放電される。こうし
て、第８図ｄに示すようなサステイン系のエンベ
ロープ波形電圧信号EVを得ることができる。 スイツチ７６のオフによつてパーカツシヨン選
択信号PERが“１”となつているときは、充電
信号ONは第２キーオン信号KO2に対応してアン
ド回路８１から発生される（第８図ｅ）。この短
い充電信号ONに従つてコンデンサＣEが充電され
る。第２キーオン信号KO2が消滅すると、前述と
同様に、コンデンサＣEの電荷が抵抗R1及びサス
テイン長さ調整器７４を介して放電される。こう
して、第８図ｆに示すようなパーカツシヨン系の
エンベロープ波形電圧信号EVを得ることができ
る。 ダンパスイツチ７５が操作されている場合は、
離鍵によつて第１キーオン信号KO1の反転信号
1が“１”になつたとき、アンド回路７８から
クリア信号CLRが発生される（第８図ｇ）。この
クリア信号CLRによつてトランジスタ７３（第
４図）が導通されるので、コンデンサＣEの電荷
は小抵抗R3を介して急速に放電される。従つ
て、ダンパスイツチ７５が操作されたときのエン
ベロープ波形は、第８図ｄまたはｆの破線DUMP
で示すように離鍵に伴なつて急速に減衰する。 次に、サステイン長さ調整器７４によるサステ
イン長さ調整について説明する。 電界効果トランジスタ７２，７３が共にオフの
ときは、コンデンサＣEの電荷は、抵抗R1とサス
テイン長さ調整器７４の操作子７４ａによつて分
割されたアース側の抵抗分R4との並列回路を通
して始めは放電される。抵抗R1は抵抗分R4より
も大きいので、並列回路の抵抗値は適度に小さ
い。従つて、この並列回路を通して放電されると
きは時定数が小さく、放電波形は大抵抗R11個だ
けの場合に比べて急峻になる。抵抗R1とR4の並
列回路を通した放電の過程で、エンベロープ波形
電圧EVが調整器７４の操作子７４ａによる分割
点電圧Vaに対応する値以下になると、ダイオー
ドD07は逆バイアスされ、以後は大抵抗R1のみを
通して放電が行なわれるようになる。この点を第
９図に示すと、エンベロープ波形電圧EV（コン
デンサＣEの電圧）が分割点電圧Vaに対応する値
になるまでは抵抗R1とR4を通した放電により比
較的急峻に減衰し、分割点電圧Vaに対応する値
以下においては抵抗R1のみを通した放電により
緩やかに減衰する。 ここで、サステインの長さとは減衰波形の時間
長のことをいう。上記から明らかなように、調整
器７４における分割点電圧Vaの値が大きけれ
ば、大抵抗R1のみを通して緩やかに放電される
電荷量が増すので、減衰波形の時間長（すなわち
放電時間）は長くなる。逆に、分割点電圧Vaの
値が小さければ、抵抗R1とR4の並列回路を通し
た急峻な放電により多くの蓄積電荷が放出されて
しまうので、減衰波形の時間長は短くなる。例え
ば、第４図におけるサステイン長さ調整器７４の
操作子７４ａを電圧源＋Ｖの方に近づけて設定す
るほど分割点電圧Vaが高くなり、サステイン
（減衰波形の時間長）が長くなる。その逆に操作
子７４ａをアースの方に近づけて設定するほど分
割点電圧Vaは低くなり、サステインが短くな
る。尚、ここでいうサステインとは、波形選択ス
イツチ７６で選択される「サステイン系のエンベ
ロープ波形」とは違つた意味を示す。サステイン
系のエンベロープ波形（第８図ｄ）であれ、パー
カツシヨン系のエンベロープ波形（第８図ｆ）で
あれ、そのサステインの長さ（減衰波形の時間
長）はサステイン長さ調整器７４によつて調整さ
れる。 ところで、操作子７４ａをアースの位置に設定
し、分割点電圧Vaを最小（０）にした場合で
も、ダイオードD07（またはD01〜D06）の順方向電
圧降下V0の存在によつてエンベロープ波形電圧
信号EVの電圧が上記V0になつたときダイオード
D07は不導通となる。従つて、この電圧V0に対応
する残りの電荷は大抵抗R1を介して徐々に放電
され、僅かな減衰波形が生じる。そのため、コン
デンサＣEと抵抗R1から成る時定数回路にサステ
イン長さ調整器７４を付加しただけでは、コンデ
ンサＣEを急速に完全に放電させることはでき
ず、従つて、サステインのないエンベロープ波形
を得ることが困難である。しかし、この実施例で
はコンデンサＣEに並列に電界効果トランジスタ
７３を設けたので、サステインのない（離鍵後の
減衰波形がない）エンベロープ波形を得ようとす
る場合はダンパスイツチ７５を操作することによ
り離鍵時にこのトランジスタ７３を導通してコン
デンサＣEを瞬時に放電させることができるよう
になり、上述のような困難が克服される。 次に、鍵盤選択スイツチ１５を切換えたときに
おけるエンベロープクリア制御について説明す
る。 副トーンジエネレータ部１４を使用している鍵
盤で鍵を離した直後に鍵盤選択スイツチ１５を切
換えた場合、前の鍵盤に関する離鍵後の減衰エン
ベロープ波形（コンデンサＣEの電圧波形）が残
つているため（ダンパスイツチ７５は操作されて
いないものとする）、切換後の鍵盤では押されて
いない鍵の音が出されてしまう。例えば、鍵盤選
択スイツチ１５をオフにして上鍵盤のC3を副ト
ーンジエネレータ部１４で発生している場合に、
このC3を離鍵してスイツチ１５をオンにしたと
すると、下鍵盤に切換わつたにもかかわらず上鍵
盤のC3の減衰音が一瞬出てしまう。このような
不都合を防止するために、エンベロープ制御回路
３８（第７図）では切換検出回路８４でスイツチ
１５が切換わつたことを検出し、この検出にもと
づいて１定時間幅のクリアパルスCLR1をオア回
路７７に供給し、これにもとづいてクリア信号
CLRを発生させるようにしている。 切換検出回路８４には鍵盤選択スイツチ１５か
ら鍵盤選択信号Ｕ／Ｌが供給される。この信号
Ｕ／Ｌが遅延フリツプフロツプ８５及び８６で順
次遅延される。遅延フリツプフロツプ８５及び８
６の出力は排他オア回路８７に供給される。上鍵
盤から下鍵盤に切換わる場合、信号Ｕ／Ｌは
“０”から“１”に立上る。この場合、最初の遅
延フリツプフロツプ８５が信号Ｕ／Ｌの立上り部
分の“１”を読み込んだとき、次段の遅延フリツ
プフロツプ８６にはその前の信号“０”が入つて
いる。従つて、排他オア回路８７の入力が“１”
及び“０”であり、該排他オア回路８７の出力が
“１”となる。また、下鍵盤から上鍵盤に切換わ
つた場合、信号Ｕ／Ｌは“１”から“０”に立下
る。この場合、最初の遅延フリツプフロツプ８５
に信号Ｕ／Ｌの立下り部分の“０”が入つたと
き、次段の遅延フリツプフロツプ８６にはその前
の信号“１”が入つてている。従つて、排他オア
回路８７の両入力が“０”及び“１”であり、そ
の出力は“１”となる。信号Ｕ／Ｌの状態が変化
しないときは、排他オア回路８７の両入力は常に
“０”、“０”か“１”、“１”であり、その出力は
常に“０”である。従つて、排他オア回路８７の
出力は、鍵盤選択スイツチ１５が切換えられた瞬
間だけ“１”となる。この排他オア回路８７の出
力“１”はカウンタ８８のリセツト端子に加わ
り、該カウンタ８８をリセツトする（オール
“０”にする）。 カウンタ８８は５ビツトのバイナリカウンタで
あり、その上位３ビツトの出力がナンド回路８９
に入力されている。後述の説明から理解できる
が、このカウンタ８８が排他オア回路８７からの
信号“１”によつてリセツトされる直前まではそ
の上位３ビツトの出力はオール“１”でありナン
ド回路８９の出力は“０”となつていた。従つ
て、カウンタ８８がリセツトされたとき、ナンド
回路８９の出力は“１”に立上り、ライン９０を
介してアンド回路９１が動作可能となる。アンド
回路９１の他の入力にはカウントパルスCTが供
給されている。カウントパルスCTは例えば3ms
程度の周期をもち、そのパルス幅はリセツト信号
とほぼ同じ（クロツクパルスφの１周期分）であ
る。カウンタ８８のリセツト終了後に、このカウ
ントパルスCTが該カウンタ８８に供給され、計
数される。カウンタ８８の計数値が“11100”（10
進の28）になるとナンド回路８９の条件が成立
し、その出力が“０”になる。従つて、アンド回
路９１が不動作となり、以後カウントパルスCT
はカウンタ８８に供給されない。 ナンド回路８９の出力を見てみると、カウンタ
８８がリセツトされたときから一定時間の間だけ
信号“１”となる。この一定時間とは、「28x
（カウントパルスCTの周期）」であり、100ms前
後となるようにするのが適当である。このナンド
回路８９の出力“１”はクリアパルスCLR1とし
てオア回路７７を介してアンド回路７８に加わ
る。鍵が離されているチヤンネルにおいては1
＝“１”であるので、アンド回路７８の条件が成
立し、クリアパルスCLR1に対応してクリア信号
CLRが発生される。このクリア信号CLRにより
電界効果トランジスタ７３（第４図）が導通さ
れ、コンデンサＣEが瞬時に放電される。こうし
て、エンベロープ波形がクリアされる。 尚、前記第２表を参照すると、この実施例にお
いてはブロツクコードB1〜B3の値とそれに対応
する音域との関係が上鍵盤と下鍵盤とでは丁度１
オクターブずれていることが判かる。主トーンジ
エネレータ部１３においては上鍵盤音と下鍵盤音
とは別々の系路で楽音形成されるので、第２表の
関係の通り楽音が発生される。しかし、副トーン
ジエネレータ部１４においては同じ装置を上鍵盤
と下鍵盤との間で使い分けているので、そのまま
では第２表のような関係は得られない。例えば、
各トーンジエネレータ１８−１乃至１８−７内の
オクターブ選択回路６８が、第２表の上鍵盤の欄
に示すような関係でブロツクコードB1〜B3の各
値に対応して音域選択を行なうように構成されて
いるとすると、上鍵盤音は予定通りの音高で発生
されるが、下鍵盤音は予定音高よりも１オクター
ブ上の音域で発生される。この場合、主トーンジ
エネレータ部１３から発生される下鍵盤音（これ
は第２表に示す予定通りの音高である）と副トー
ンジエネレータ部１４から発生される下鍵盤音の
音域が１オクターブずれることになる（同じ音高
の鍵を押したにもかかわらず）。オクターブ選択
回路６８で下鍵盤の予定音域通りに音域選択を行
なえるようにした場合は、上記と同様な問題が今
度は上鍵盤に関して起る。上記のような音域のず
れは、副トーンジエネレータ部１４の存在を印象
づけるという点あるいは演奏音に変化をつけると
いう点などから、特に是正されなくてもさしつか
えない。しかし、副トーンジエネレータ部１４か
ら発生される各鍵盤の音をその予定音域通りに修
正することは容易に行なえる。すなわち、第４図
のデコーダ２２をリードオンリイメモリ
（ROM）によつて構成し、ブロツクコードB1〜B3
のデコードの仕方を上鍵盤と下鍵盤とで異らせる
ようにすればよい。鍵盤選択スイツチ１５からの
鍵盤選択信号Ｕ／Ｌを破線で示すライン９２を介
してデコーダ２２に供給し、この信号Ｕ／Ｌが
“０”のときは入力ブロツクコードB1〜B3を上鍵
盤用のROMでデコードし、この信号Ｕ／Ｌが
“１”のときは入力ブロツクコードB1〜B3を下鍵
盤用のROMでデコードするように構成する。こ
れにより、同じ値のブロツクコードB1〜B3でも
第２表に示すように上鍵盤と下鍵盤とでは異なる
オクターブ音域に対応するライン（oct1〜oct5の
いずれか）にデコードすることができる。従つ
て、上鍵盤音も下鍵盤音も、鍵盤で押鍵した通り
の音域で副トーンジエネレータ部１４から発生す
ることができる。 尚、第４図の実施例では、各トーンジエネレー
タ１８−１乃至１８−７から８フイート系８′、
４フイート系４′、２フイート系２′の音が発生さ
れるようになつている。これらは、オクターブ単
位で音高がずれているだけであり、オクターブの
違いを無視するとそれらの音程関係は「１度」で
ある。これらの１度系の音に限らず、５ 1/3フイ
ート（５ 1′/3）あるいは２ 2/3フイート（２ 2
′／３）など５度系の音も発生させることができる。
５度系の音も発生させる必要がある場合は、ノー
ト選択回路６７において、ノートセレクト信号
NC#〜NCと音源信号バス６６から選択すべき音
源信号の音名との関係を５度系の音を選択し得る
ように設定すればよい。ノートセレクト回路６７
において設定される選択関係の一例を第３表に示
す。
【表】
この場合、５度系の音はＧ#、Ａ、Ａ#……
Ｅ、Ｆ、Ｇの順に音高が上つていかねばならな
い。ところが、ブロツクコードB1〜B3は１度系
を基準に設定されているので、ノート選択回路６
７で選択した５度系の音源信号から１度系のため
のブロツクコードB1〜B3にもとづいて或るオク
ターブのものを選択すると、音高順序がおかしな
ものになつてしまう。そこで、５度系の音源信号
のオクターブ選択を行なうために、特定の音名に
対応するブロツクコードB1〜B3の値を１増すか
１減らすかの変更を行なうとよい。こうして変更
されたブロツクコードB1〜B3にもとづいてオク
ターブ選択を行なう。例えば第３表の例で、５度
系のＧ#、Ａ、Ａ#、Ｂ、Ｃを１オクターブ下の
音域とするためには、音名Ｃ#、Ｄ、Ｄ#、Ｅ、
Ｆに対応するノートコードN1〜N4と共に発生さ
れるブロツクコードB1〜B3の値を１減らせばよ
い。尚、５度系の音のみを発生する場合は、上述
のようなブロツクコードB1〜B3の一部変更を行
なわずに、音源回路６５から発生される音源信号
が５度系に適合するように該音源回路６５を構成
してもよい。 第１０図はこの発明の他の実施例を示すもの
で、従来から知られたアナログ式の電子楽器にこ
の発明を適用したものである。分周式トーンジエ
ネレータ部９３は、この電子楽器において発生可
能なすべての楽音周波数に対応する分周信号を発
生し、これを開閉回路９４及び９５に供給する。
上鍵盤９６または下鍵盤９７の各鍵のキースイツ
チの出力が開閉回路９４または９５に導かれ、押
圧された鍵に対応する音源信号が開閉回路９４ま
たは９５において選択される。開閉回路９４及び
９５から出力される音源信号は上鍵盤用音色形成
回路９８及び下鍵盤用音色形成回路９９に夫々供
給され、各鍵盤別に独自の楽音形成（音色形成）
がなされる。この発明でいう「追加された楽音発
生回路」に相当する「追加の音色形成回路」１０
０が各鍵盤の音色形成回路９８，９９に並列に設
けられる。これらの音色形成回路９８〜１００の
出力はサウンドシステム１０２に供給される。 「追加の音色形成回路」１００の入力側には鍵
盤選択スイツチ１０１が設けられている。このス
イツチ１０１が位置ｕに設定されている場合は上
鍵盤の開閉回路９４からの音源信号が音色形成回
路１００に入力される。また、スイツチ１０１が
位置ｌに設定されている場合は下鍵盤の開閉回路
９５からの音源信号が音色形成回路１００に入力
される。こうして、「追加の音色形成回路」１０
０はスイツチ１０１の切換えに応じて上鍵盤と下
鍵盤との間で対等に使い分けられる。 例えば、上鍵盤用音色形成回路９８がピアノ音
色の楽音を形成するとし、下鍵盤用音色形成回路
９９がフルート音色の楽音を形成するものとし、
追加の音色形成回路１００がクラリネツト音色の
楽音を形成するものとすると、次のような組合せ
の演奏が可能である。鍵盤選択スイツチ１０１を
上鍵盤側に設定すると、上鍵盤の鍵操作によつて
ピアノ音とクラリネツト音が発生され、下鍵盤の
鍵操作によつてフルート音が発生される。スイツ
チ１０１を下鍵盤側に設定すると、上鍵盤の鍵操
作によつてピアノ音が発生され、下鍵盤の鍵操作
によつてクラリネツト音とフルート音が発生され
る。 尚、以上の実施例では「追加された楽音発生回
路」を上鍵盤と下鍵盤との間で使い分けるように
しているが、適宜の複数の鍵盤間で使い分けるよ
うにすることができる。 以上説明したようにこの発明によれば、どの鍵
盤にも所属しない楽音発生回路を設け、これを複
数の鍵盤間で対等に使い分けるようにしたため、
演奏効果を増すことができる。すなわち、従来の
「鍵盤間カプラ」においてはカプラされる鍵盤の
すべての音色が好むと好まざるとにかかわらず他
の鍵盤の鍵操作によつて発生されていたが、この
発明ではその一部の音色だけが移行したような印
象を聴者に与えることができる。つまり、「追加
の楽音発生回路」に対応する音色だけが鍵盤選択
スイツチの切換えに応じて或る鍵盤から別の鍵盤
へと移行するような効果が生じる。また、鍵盤選
択スイツチを切換えたときに「追加の楽音発生回
路」における楽音エンベロープを一旦クリアする
ようにしたため、スイツチ切換え時におかしな音
が発生することがないという効果がある。
Ｅ、Ｆ、Ｇの順に音高が上つていかねばならな
い。ところが、ブロツクコードB1〜B3は１度系
を基準に設定されているので、ノート選択回路６
７で選択した５度系の音源信号から１度系のため
のブロツクコードB1〜B3にもとづいて或るオク
ターブのものを選択すると、音高順序がおかしな
ものになつてしまう。そこで、５度系の音源信号
のオクターブ選択を行なうために、特定の音名に
対応するブロツクコードB1〜B3の値を１増すか
１減らすかの変更を行なうとよい。こうして変更
されたブロツクコードB1〜B3にもとづいてオク
ターブ選択を行なう。例えば第３表の例で、５度
系のＧ#、Ａ、Ａ#、Ｂ、Ｃを１オクターブ下の
音域とするためには、音名Ｃ#、Ｄ、Ｄ#、Ｅ、
Ｆに対応するノートコードN1〜N4と共に発生さ
れるブロツクコードB1〜B3の値を１減らせばよ
い。尚、５度系の音のみを発生する場合は、上述
のようなブロツクコードB1〜B3の一部変更を行
なわずに、音源回路６５から発生される音源信号
が５度系に適合するように該音源回路６５を構成
してもよい。 第１０図はこの発明の他の実施例を示すもの
で、従来から知られたアナログ式の電子楽器にこ
の発明を適用したものである。分周式トーンジエ
ネレータ部９３は、この電子楽器において発生可
能なすべての楽音周波数に対応する分周信号を発
生し、これを開閉回路９４及び９５に供給する。
上鍵盤９６または下鍵盤９７の各鍵のキースイツ
チの出力が開閉回路９４または９５に導かれ、押
圧された鍵に対応する音源信号が開閉回路９４ま
たは９５において選択される。開閉回路９４及び
９５から出力される音源信号は上鍵盤用音色形成
回路９８及び下鍵盤用音色形成回路９９に夫々供
給され、各鍵盤別に独自の楽音形成（音色形成）
がなされる。この発明でいう「追加された楽音発
生回路」に相当する「追加の音色形成回路」１０
０が各鍵盤の音色形成回路９８，９９に並列に設
けられる。これらの音色形成回路９８〜１００の
出力はサウンドシステム１０２に供給される。 「追加の音色形成回路」１００の入力側には鍵
盤選択スイツチ１０１が設けられている。このス
イツチ１０１が位置ｕに設定されている場合は上
鍵盤の開閉回路９４からの音源信号が音色形成回
路１００に入力される。また、スイツチ１０１が
位置ｌに設定されている場合は下鍵盤の開閉回路
９５からの音源信号が音色形成回路１００に入力
される。こうして、「追加の音色形成回路」１０
０はスイツチ１０１の切換えに応じて上鍵盤と下
鍵盤との間で対等に使い分けられる。 例えば、上鍵盤用音色形成回路９８がピアノ音
色の楽音を形成するとし、下鍵盤用音色形成回路
９９がフルート音色の楽音を形成するものとし、
追加の音色形成回路１００がクラリネツト音色の
楽音を形成するものとすると、次のような組合せ
の演奏が可能である。鍵盤選択スイツチ１０１を
上鍵盤側に設定すると、上鍵盤の鍵操作によつて
ピアノ音とクラリネツト音が発生され、下鍵盤の
鍵操作によつてフルート音が発生される。スイツ
チ１０１を下鍵盤側に設定すると、上鍵盤の鍵操
作によつてピアノ音が発生され、下鍵盤の鍵操作
によつてクラリネツト音とフルート音が発生され
る。 尚、以上の実施例では「追加された楽音発生回
路」を上鍵盤と下鍵盤との間で使い分けるように
しているが、適宜の複数の鍵盤間で使い分けるよ
うにすることができる。 以上説明したようにこの発明によれば、どの鍵
盤にも所属しない楽音発生回路を設け、これを複
数の鍵盤間で対等に使い分けるようにしたため、
演奏効果を増すことができる。すなわち、従来の
「鍵盤間カプラ」においてはカプラされる鍵盤の
すべての音色が好むと好まざるとにかかわらず他
の鍵盤の鍵操作によつて発生されていたが、この
発明ではその一部の音色だけが移行したような印
象を聴者に与えることができる。つまり、「追加
の楽音発生回路」に対応する音色だけが鍵盤選択
スイツチの切換えに応じて或る鍵盤から別の鍵盤
へと移行するような効果が生じる。また、鍵盤選
択スイツチを切換えたときに「追加の楽音発生回
路」における楽音エンベロープを一旦クリアする
ようにしたため、スイツチ切換え時におかしな音
が発生することがないという効果がある。
第１図はこの発明をデジタル処理式の電子楽器
に適用した一実施例を示すブロツク図、第２図は
第１図に示す発音割当て回路において形成される
各発音チヤンネルの時分割的な割当て時間関係を
示すタイミングチヤート、第３図は第１図に示す
データ多重回路におけるキーコード類の多重状態
を示す図、第４図は第１図に示した副トーンジエ
ネレータ部の一実施例を示すブロツク図、第５図
は第４図に示した分配制御回路及びキー情報復調
回路の詳細を示す回路図、第６図は第５図の動作
を説明するタイミングチヤート、第７図は第４図
に示したエンベロープ制御回路の詳細を示す回路
図、第８図は第４図及び第７図のエンベロープ波
形発生部とエンベロープ制御動作回路によるエン
ベロープ制御動作を説明するタイミングチヤー
ト、第９図は第４図のサステイン長さ調整器によ
るサステイン長さ（減衰波形の時間長）の調整を
説明するためのグラフ、第１０図はこの発明の他
の実施例を示すブロツク図である。 １４……副トーンジエネレータ部、１５，１０
１……鍵盤選択スイツチ、１９……分配制御回
路、２１……キー情報復調回路、３８……エンベ
ロープ制御回路、７０……エンベロープ波形発生
部、７４……サステイン長さ調整器、７５……ダ
ンパスイツチ、７６……波形選択スイツチ、８４
……切換検出回路。
に適用した一実施例を示すブロツク図、第２図は
第１図に示す発音割当て回路において形成される
各発音チヤンネルの時分割的な割当て時間関係を
示すタイミングチヤート、第３図は第１図に示す
データ多重回路におけるキーコード類の多重状態
を示す図、第４図は第１図に示した副トーンジエ
ネレータ部の一実施例を示すブロツク図、第５図
は第４図に示した分配制御回路及びキー情報復調
回路の詳細を示す回路図、第６図は第５図の動作
を説明するタイミングチヤート、第７図は第４図
に示したエンベロープ制御回路の詳細を示す回路
図、第８図は第４図及び第７図のエンベロープ波
形発生部とエンベロープ制御動作回路によるエン
ベロープ制御動作を説明するタイミングチヤー
ト、第９図は第４図のサステイン長さ調整器によ
るサステイン長さ（減衰波形の時間長）の調整を
説明するためのグラフ、第１０図はこの発明の他
の実施例を示すブロツク図である。 １４……副トーンジエネレータ部、１５，１０
１……鍵盤選択スイツチ、１９……分配制御回
路、２１……キー情報復調回路、３８……エンベ
ロープ制御回路、７０……エンベロープ波形発生
部、７４……サステイン長さ調整器、７５……ダ
ンパスイツチ、７６……波形選択スイツチ、８４
……切換検出回路。
Claims (1)
- 【特許請求の範囲】 １ それぞれ複数の鍵を有する複数の鍵盤部と、 各鍵盤部の鍵操作に対応して第１の楽音信号を
発生する第１楽音発生手段と、 前記各鍵盤部のうちいずれかの鍵盤部を選択す
る選択手段と、 前記選択手段によつて選択された鍵盤部の鍵操
作に対応して第２の楽音信号を発生する第２楽音
発出手段と、 前記選択手段による鍵盤部の選択に際し、前記
第２楽音発生手段から発生される楽音信号の振幅
エンベロープを一時的にクリアする制御手段と を具えた電子楽器。 ２ 選択手段が、複数の鍵盤部のうちいずれかの
鍵盤部を切換選択する選択スイツチであり、 制御手段が、前記選択スイツチの出力が変化し
たことを検出する検出回路と、この検出回路から
出力される検出信号にもとづいて第２楽音発生手
段内のエンベロープ波形発生回路から発生される
エンベロープ波形信号をクリアする回路とを具え
る特許請求の範囲第１項記載の電子楽器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP173478A JPS5494316A (en) | 1978-01-10 | 1978-01-10 | Electronic musical instrument |
| US06/000,081 US4223584A (en) | 1978-01-10 | 1979-01-02 | Electronic musical instrument |
| GB7900222A GB2014776B (en) | 1978-01-10 | 1979-01-04 | Electronic musical instrument |
| DE2900604A DE2900604C2 (de) | 1978-01-10 | 1979-01-09 | Elektronisches Musikinstrument |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP173478A JPS5494316A (en) | 1978-01-10 | 1978-01-10 | Electronic musical instrument |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5494316A JPS5494316A (en) | 1979-07-26 |
| JPS6232479B2 true JPS6232479B2 (ja) | 1987-07-15 |
Family
ID=11509784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP173478A Granted JPS5494316A (en) | 1978-01-10 | 1978-01-10 | Electronic musical instrument |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4223584A (ja) |
| JP (1) | JPS5494316A (ja) |
| DE (1) | DE2900604C2 (ja) |
| GB (1) | GB2014776B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2948769A1 (de) * | 1979-12-04 | 1981-06-11 | Siemens AG, 1000 Berlin und 8000 München | Digitale halbleiterschaltung fuer eine elektronische orgel |
| JPS56106286A (en) * | 1980-01-28 | 1981-08-24 | Nippon Musical Instruments Mfg | Electronic musical instrument |
| JPH02173698A (ja) * | 1988-12-26 | 1990-07-05 | Yamaha Corp | 電子楽器 |
| JP2641605B2 (ja) * | 1990-08-06 | 1997-08-20 | 株式会社河合楽器製作所 | 電子楽器のチャンネル割り当て装置及びチャンネル割り当て方法 |
| JP5176392B2 (ja) * | 2007-05-24 | 2013-04-03 | ヤマハ株式会社 | 電子楽器及び設定データ利用プログラム |
| US8664497B2 (en) | 2011-11-22 | 2014-03-04 | Wisconsin Alumni Research Foundation | Double keyboard piano system |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3697664A (en) * | 1969-12-10 | 1972-10-10 | Nippon Musical Instruments Mfg | Electronic musical instrument having automatic bass tone selector |
| JPS5010152B1 (ja) * | 1970-12-28 | 1975-04-18 | ||
| US3882751A (en) * | 1972-12-14 | 1975-05-13 | Nippon Musical Instruments Mfg | Electronic musical instrument employing waveshape memories |
| DE2309354A1 (de) * | 1973-02-24 | 1974-08-29 | Hohner Ag Matth | Elektronische orgel |
| US3823246A (en) * | 1973-04-11 | 1974-07-09 | Kimball Piano & Organ Electron | Chord playing organ including a circuit arrangement for adding fill-in notes to the solo part |
| US3922943A (en) * | 1973-11-12 | 1975-12-02 | Nippon Musical Instruments Mfg | Electronic musical instrument provided with a voltage-controlled monophonic playing section operated by a manual or pedal tone-playing section |
| US4147085A (en) * | 1977-06-10 | 1979-04-03 | Kimball International, Inc. | Electronic organ having memory circuit |
-
1978
- 1978-01-10 JP JP173478A patent/JPS5494316A/ja active Granted
-
1979
- 1979-01-02 US US06/000,081 patent/US4223584A/en not_active Expired - Lifetime
- 1979-01-04 GB GB7900222A patent/GB2014776B/en not_active Expired
- 1979-01-09 DE DE2900604A patent/DE2900604C2/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| US4223584A (en) | 1980-09-23 |
| JPS5494316A (en) | 1979-07-26 |
| GB2014776B (en) | 1982-05-19 |
| DE2900604A1 (de) | 1979-07-12 |
| GB2014776A (en) | 1979-08-30 |
| DE2900604C2 (de) | 1982-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4476763A (en) | Electronic musical instrument | |
| JPS6249634B2 (ja) | ||
| US4381689A (en) | Chord generating apparatus of an electronic musical instrument | |
| JPH0634169B2 (ja) | 発音割当て機能付電子楽器 | |
| US3875842A (en) | Multiplexing system for selection of notes in an electronic musical instrument | |
| JPS6232479B2 (ja) | ||
| US4282788A (en) | Electronic musical instrument with automatic chord performance device | |
| US4186637A (en) | Tone generating system for electronic musical instrument | |
| JPS6337400B2 (ja) | ||
| US7790977B2 (en) | Component tone synthetic apparatus and method a computer program for synthesizing component tone | |
| JPH0160839B2 (ja) | ||
| JPS6255675B2 (ja) | ||
| JPH0213318B2 (ja) | ||
| JPS5812595B2 (ja) | 電子楽器 | |
| US4103581A (en) | Constant speed portamento | |
| US4159663A (en) | Electronic musical instrument with different types of tone forming systems | |
| JPS6335991B2 (ja) | ||
| GB1583626A (en) | Electronic musical instrument | |
| JPS6132678B2 (ja) | ||
| JPS6337397B2 (ja) | ||
| US4424732A (en) | Electronic musical instrument with intermanual performance faculty | |
| JPS648355B2 (ja) | ||
| JPH023596Y2 (ja) | ||
| JPS59838B2 (ja) | 電子楽器のイニシヤルタツチレスポンスデ−タ発生回路 | |
| JPS631597B2 (ja) |