JPS6232630B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は順方向耐圧を改善した半導体装置、特
にサイリスタに関する。

従来技術を第１図に従つて説明する。図におい
て、１はＮエミツタ層、２はＰベース層、３はＮ
ベース層、４はＰエミツタ層、５はＮ型不純物拡
散層、１３はカソード電極、１４はゲート電極、
１５はアノード電極である。逆導通サイリスタは
サイリスタとダイオードを同一半導体基体内に逆
並列に形成した素子であり、素子に順方向の電圧
を印加したときには、J₂接合が逆バイアスとなつ
て阻止状態となるが、逆方向の電圧を印加したと
きには、ダイオード領域が導電状態になる。すな
わち、順方向耐圧はJ₂接合に依存している。従来
例によれば、J₂接合の耐圧をもたせるため、第１
図の様なベベル構造とし、J₂接合に対し正ベベル
構造となるようにしている。J₂接合の耐圧を高く
するためには、J₂接合の表面電界強度を小さくす
る必要がある。ベベル角度を一定にして考える
と、表面電界強度はＮベース層３の比抵抗に依存
しており、比抵抗が大きい程表面電界強度は小さ
くなる。したがつて、Ｎベース層の比抵抗を大き
くすれば表面電界強度を小さくでき、高耐圧が得
られる。しかし、Ｎベース層３の比抵抗を大きく
すると、J₂接合の空乏層のＮベース層３側への伸
びが大きくなるので、Ｎベース層３の厚みを大き
くする必要がある。この場合には、Ｎベース層３
の比抵抗および厚みが共に大きくなることからベ
ース層３における順電圧降下が大きなり、また熱
抵抗も大きくなる欠点がある。

本発明の目的は、順電圧降下が小さく、かつ順
方向の大きい半導体装置、特にサイリスタを提供
することにある。

本発明の背景を第２図に従つて説明する。第２
図のサイリスタはペレツトの周囲に突抜拡散部６
を有しており、突抜拡散部６とＰベース層２の間
に環状溝７が設けられ、環状溝７にはガラス８が
充填されている。このような構造のサイリスタに
おいては、順方向電圧を阻止するJ₂接合は負ベベ
ルとなるので、順方向の耐圧より逆方向の耐圧の
方が、４割程度大きなり、その現象はベベル角、
不純物濃度、溝７の深さなどを変えても不変であ
ることが、実験の結果確認された。この場合順方
向の耐圧はJ₂接合の耐圧であり、逆方向の耐圧は
J₁接合の耐圧である。この様な構造によりJ₁接合
の耐圧をJ₂接合の耐圧より高くすることができる
という事実を、サイリスタの順方向耐圧改善に適
用したのが本発明である。

本発明の実施例を第３図の断面図、第４図の上
面図、第５図の下面図に従つて説明する。本発明
のペレツト２０の周囲にはその一主面２０１から
他方の主面２０２まで貫通する突抜拡散部６が設
けられ、この突抜拡散部６は、ペレツト２０の一
対の主面２０１，２０２から選択的にＰ型不純物
を拡散して形成される。アノード電極１４側の主
面２０２には、突抜拡散部６とＰエミツタ層４の
間に環状溝７が形成され、その中にパツシベーシ
ヨン層としてガラス８が充填されている。また第
５図に示す様にペレツト２０のアノード側主面中
央部にはＮ型不純物拡散層５があり、逆導通ダイ
オード領域を形成している。J₂接合は、第２図の
J₁接合と同様にペレツト２０の周辺では突抜拡散
部６とＮベース層３の境界となつており、J₂接合
の端部は環状溝７に露出し、接合の露出端部はガ
ラス８でおおわれている。

周知のようにＰベース層２とＰエミツタ層４と
の不純物濃度は等しいので、突抜部６とＮベース
層３間の接合についての不純物濃度、ベベルなど
の関係は第２図における突抜部６とＮベース層３
間の接合の場合と同じになる。すなわち、第３図
におけるJ₂接合は正ベベルとなるので、その耐圧
は従来のベベル構造の耐圧より約４割程度大きく
なる。このように本発明によれば、従来例と比較
してJ₂接合の耐圧が高くなり、従来例の様に表面
電界強度を小さくするためにＮベース層３の比抵
抗を大きくする必要がなくなる。その結果とし
て、Ｎベース層３の比抵抗を従来より小さくで
き、かつその比抵抗で順方向に電圧を印加したと
きにＮベース層３内に伸びる空乏層がＰエミツタ
４に到達するというパンチスルー現象が生じない
程度までＮベース３の厚みを小さくすることがで
きる。Ｎベース層３の厚みが小さくなることから
順電圧降下が小さくなり、かつ順電圧を印加した
ときの損失も小となる。特に逆導通サイリスタに
おいては、その特性改善のために、金などのライ
フタイムキラーを拡散することがあり、そのよう
な場合には順電圧降下が大きくなりがちである
が、本発明を適用すれば、Ｎベース層３の厚みを
小さくできるので、順電圧降下の増大を相殺する
ことができる。逆にＮベース層幅を従来と同一に
して考えると、耐圧は約４割大きくなり、高耐圧
の素子を得ることができる。

本発明の効果を確認するために比抵抗50Ωcmの
前板を用い、Ｎエミツタ、Ｐベース、Ｎベース及
びＰエミツタの厚みをそれぞれ30μｍ、40μｍ、
320μｍ、30μｍとし、順電圧降下が同一になる
ようにして第１図の従来例と第３図の本発明実施
例とを比較したところ、順方向耐圧は従来例で約
1100V、本発明実施例で約1500Vであつた。

第６図は本発明の他の実施例であり、Ｐベース
層２とＮベース層３との間にＩ層１６を介在させ
た逆導通サイリスタに本発明を適用したものであ
る。この場合も順方向耐圧が改善されることは、
以上の説明から明らかであろう。

第７図は本発明をゲートターンオフサイリスタ
（GTO）に適用したさらに他の実施例である。
DC電流をDCパルスに変換する手段としてGTO
を用いるような場合は逆耐圧は余り要求されず、
順方向耐圧が重要になるので、逆導通サイリスタ
の場合と同様に、本発明を適用して順方向耐圧を
向上することは有用である。

なお、以上の各実施例において、環状溝７に露
出する２つの接合間のパンチスルーを防止するた
めには、その間隔を前記両接合間の半導体層（例
えば第３，７図のＮベース層）の厚みより大きく
しなければならない。また、溝７に充填する材料
としては、ガラス８の代りに樹脂を用いることも
できる。さらに、半導体装置の各部の導電型を反
対にしても全く同様の作用効果が得られることは
もちろんである。

【図面の簡単な説明】

第１図は従来の逆導通サイリスタの断面図、第
２図は本発明の背景を説明するためのサイリスタ
の断面図、第３図は本発明の１実施例の断面図、
第４図は第３図のカソード側平面図、第５図はア
ノード側平面図、第６，７図はそれぞれ本発明の
他の実施例の断面図である。 １……Ｎエミツタ層、２……Ｐベース層、３…
…Ｎベース層、４……Ｐエミツタ層、６……突抜
拡散部、７……環状溝、８……ガラス。

Claims (1)

1. 【特許請求の範囲】 １ 対向する一対の主面を有する半導体基体内
   に、互いに隣接し、それぞれの間に接合を形成す
   る１導電型エミツタ層、反対導電型ベース層、１
   導電型ベース層および反対導電型エミツタ層を有
   し、１導電型のベース層が、上記半導体基体の周
   辺部を囲んで、一対の主面間を連絡する１導電型
   の半導体領域に連続している半導体装置であつ
   て、 １導電型エミツタ側の主面に、１導電型エミツ
   タ層および反対導電型ベース層間に形成される第
   １接合と、１導電型ベース層および反対導電型ベ
   ース層間に形成される第２接合とが露出する環状
   溝を形成され、 前記第２接合が正ベベルであり、また 前記環状溝に露出する第１、第２接合の間隔が
   反対導電型ベース層の厚みよりも大であることを
   特徴とする半導体装置。 ２ 半導体基体の周辺部を囲む半導体領域は、各
   主面側からの拡散によつて形成された突抜拡散部
   であることを特徴とする前記特許請求の範囲第１
   項記載の半導体装置。 ３ 半導体装置が逆導通型サイリスタであること
   を特徴とする前記特許請求の範囲第１項または第
   ２項記載の半導体装置。 ４ 半導体装置がゲートターンオフサイリスタで
   あることを特徴とする前記特許請求の範囲第１項
   または第２項記載の半導体装置。 ５ 前記１導電型エミツタ層あるいは反対導電型
   エミツタ層の少なくともいずれかがシヨートエミ
   ツタ構造を有することを特徴とする前記特許請求
   の範囲第１項ないし第４項のいずれかに記載の半
   導体装置。