JPS6232830B2 - - Google Patents
Info
- Publication number
- JPS6232830B2 JPS6232830B2 JP56066707A JP6670781A JPS6232830B2 JP S6232830 B2 JPS6232830 B2 JP S6232830B2 JP 56066707 A JP56066707 A JP 56066707A JP 6670781 A JP6670781 A JP 6670781A JP S6232830 B2 JPS6232830 B2 JP S6232830B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- line
- command
- section
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
本発明は、情報処理装置の装置間情報転送に適
する通信制御処理装置に関する。特に主記憶部ア
クセスに対する記憶保護に関するものである。
する通信制御処理装置に関する。特に主記憶部ア
クセスに対する記憶保護に関するものである。
従来、この種の通信制御処理装置では、回線制
御共通部が回線制御に関するコマンドの実行処理
を一括して行つている。
御共通部が回線制御に関するコマンドの実行処理
を一括して行つている。
しかし、この従来方式では回線制御共通部の固
定的なハードウエアの量が大きいので、少数回線
を制御するときには経済的ではなく、信頼性およ
び性能の面でも不利である。これを改良するため
マイクロコンピユータの発展にともない、回線制
御アダプタ部がコマンドの実行処理を行うものが
用いられるようになつた。これにより回線制御共
通部のハードウエアの量も減少し、その機能もコ
マンドの実行処理には、単なる主記憶部と回線制
御アダプタ部のコマンドおよびデータの転送パス
として作用するようになつた。しかし、回線制御
アダプタ部の誤動作時あるいは、上位ユニツトと
の制御時間のずれが生じた場合等でも回線制御共
通部は回線制御アダプタ部の指示にしたがつて動
作するのみで、誤つたデータを主記憶部から読出
したり、あるいは主記憶部に書込んだり、プログ
ラムあるいはデータを破壊することがある。
定的なハードウエアの量が大きいので、少数回線
を制御するときには経済的ではなく、信頼性およ
び性能の面でも不利である。これを改良するため
マイクロコンピユータの発展にともない、回線制
御アダプタ部がコマンドの実行処理を行うものが
用いられるようになつた。これにより回線制御共
通部のハードウエアの量も減少し、その機能もコ
マンドの実行処理には、単なる主記憶部と回線制
御アダプタ部のコマンドおよびデータの転送パス
として作用するようになつた。しかし、回線制御
アダプタ部の誤動作時あるいは、上位ユニツトと
の制御時間のずれが生じた場合等でも回線制御共
通部は回線制御アダプタ部の指示にしたがつて動
作するのみで、誤つたデータを主記憶部から読出
したり、あるいは主記憶部に書込んだり、プログ
ラムあるいはデータを破壊することがある。
本発明はこの点を改良するもので、回線制御共
通部が各回線対応にコマンドの実行中か否かを管
理することができ、コマンド実行中の場合のみ主
記憶部へのアクセスを許可し実行するように制御
することができる通信制御処理装置を提供するこ
とを目的とする。
通部が各回線対応にコマンドの実行中か否かを管
理することができ、コマンド実行中の場合のみ主
記憶部へのアクセスを許可し実行するように制御
することができる通信制御処理装置を提供するこ
とを目的とする。
本発明は、コマンドワードを格納することがで
きる主記憶部と、端末装置が接続された外部回線
を制御する複数の回線制御アダプタ部と、この回
線制御アダプタ部を共通に制御する回線制御共通
部とを備えた通信制御処理装置において、前記外
部回線対応にコマンド実行中か否かを記憶する手
段と、この手段の記憶内容により回線がコマンド
を実行中でないことが識別されるときにはこの回
線を制御する回線アダプタ部からの要求に基づく
主記憶部へのアクセスを抑止するように制御する
手段とを含むことを特徴とする。
きる主記憶部と、端末装置が接続された外部回線
を制御する複数の回線制御アダプタ部と、この回
線制御アダプタ部を共通に制御する回線制御共通
部とを備えた通信制御処理装置において、前記外
部回線対応にコマンド実行中か否かを記憶する手
段と、この手段の記憶内容により回線がコマンド
を実行中でないことが識別されるときにはこの回
線を制御する回線アダプタ部からの要求に基づく
主記憶部へのアクセスを抑止するように制御する
手段とを含むことを特徴とする。
本発明の一実施例を図面に基づいて説明する。
第１図は、一実施例の要部ブロツク構成図であ
る。主記憶部１には主記憶制御部２が接続されて
いる。この主記憶制御部２には処理部３が接続さ
れている。この主記憶制御部２および処理部３に
は回線制御共通部４が接続されている。この回線
制御共通部４には回線制御アダプタ部５１〜５o
がそれぞれ接続されている。この回線制御アダプ
タ部５１〜５oにはそれぞれ回線６がそれぞれ接
続されている。
第１図は、一実施例の要部ブロツク構成図であ
る。主記憶部１には主記憶制御部２が接続されて
いる。この主記憶制御部２には処理部３が接続さ
れている。この主記憶制御部２および処理部３に
は回線制御共通部４が接続されている。この回線
制御共通部４には回線制御アダプタ部５１〜５o
がそれぞれ接続されている。この回線制御アダプ
タ部５１〜５oにはそれぞれ回線６がそれぞれ接
続されている。
第２図は、主記憶部１上のコマンドワード、ス
テータスワードの構成を示す図である。第２図
で、αはコマンドワード、α′はチエイン動作時
の次のコマンドワードをそれぞれ示す。
テータスワードの構成を示す図である。第２図
で、αはコマンドワード、α′はチエイン動作時
の次のコマンドワードをそれぞれ示す。
第３図は、回線制御共通部４と回線制御アダプ
タ部５１〜５oとの間で転送される制御ワードを
示す図である。第３図でＡは回線制御アダプタ部
５１〜５o内の回線アドレスを示す。また第３図
でｃは制御情報を示し、第３図a1は起動、同図a2
はコマンド要求、同図a3はコマンド転送、同図a4
はデータ格納、同図a5はデータ要求、同図a6はデ
ータ転送、同図a7はステータスワード格納の制御
情報をそれぞれ示す。ここで、a5の制御情報ｃに
は要求するデータ長も含まれている。
タ部５１〜５oとの間で転送される制御ワードを
示す図である。第３図でＡは回線制御アダプタ部
５１〜５o内の回線アドレスを示す。また第３図
でｃは制御情報を示し、第３図a1は起動、同図a2
はコマンド要求、同図a3はコマンド転送、同図a4
はデータ格納、同図a5はデータ要求、同図a6はデ
ータ転送、同図a7はステータスワード格納の制御
情報をそれぞれ示す。ここで、a5の制御情報ｃに
は要求するデータ長も含まれている。
このような回路構成で、外部回線６１〜６oを
制御するには、処理部３が第２図に示すコマンド
ワードを主記憶部１上に格納し、回線制御共通部
４に対して起動すべき回線アドレス、および主記
憶部１上のコマンドワードの格納アドレスを通知
するとともに起動指示を行う。回線制御共通部４
は処理部３から起動指示があると、起動すべき回
線アドレスが含まれる回線制御アダプタ部例えば
５１を選択し、第３図に示す制御ワードa1（起
動）を選択された回線制御アダプタ部５１へ転送
する。
制御するには、処理部３が第２図に示すコマンド
ワードを主記憶部１上に格納し、回線制御共通部
４に対して起動すべき回線アドレス、および主記
憶部１上のコマンドワードの格納アドレスを通知
するとともに起動指示を行う。回線制御共通部４
は処理部３から起動指示があると、起動すべき回
線アドレスが含まれる回線制御アダプタ部例えば
５１を選択し、第３図に示す制御ワードa1（起
動）を選択された回線制御アダプタ部５１へ転送
する。
起動された回線６のアドレスを含む回線制御ア
ダプタ部５１はその後制御ワードa2（コマンド要
求）を発行し、制御ワードa3（コマンド転送）を
受けコマンドの実行に入る。コマンドの実行によ
りデータの送受に関連した制御ワードa4（データ
格納）、a5（データ要求）、a6（データ転送）が回
線制御アダプタ部５１と回線制御共通部４との間
でやりとりされる。コマンドの実行が終了する
と、制御ワードa7（ステータスワード格納）が回
線制御アダプタ部５１から回線制御共通部４へ転
送される。一連の動作が複数のコマンドワードで
指示される（チエイン動作）の場合でも、第３図
に示した制御ワードを回線制御アダプタ部５１と
回線制御共通部４との間で転送することにより実
現される。
ダプタ部５１はその後制御ワードa2（コマンド要
求）を発行し、制御ワードa3（コマンド転送）を
受けコマンドの実行に入る。コマンドの実行によ
りデータの送受に関連した制御ワードa4（データ
格納）、a5（データ要求）、a6（データ転送）が回
線制御アダプタ部５１と回線制御共通部４との間
でやりとりされる。コマンドの実行が終了する
と、制御ワードa7（ステータスワード格納）が回
線制御アダプタ部５１から回線制御共通部４へ転
送される。一連の動作が複数のコマンドワードで
指示される（チエイン動作）の場合でも、第３図
に示した制御ワードを回線制御アダプタ部５１と
回線制御共通部４との間で転送することにより実
現される。
回線制御共通部４は起動時を除いてはすべて回
線制御アダプタ部５１から転送される制御ワード
により、その動作が決まる。例えば、コマンド要
求の制御ワードa2を受け付けた時は、制御ワード
a2で示されるコマンドアドレス（主記憶部１上の
コマンドワードのアドレスを示している）からコ
マンドワードを読出し、コマンド転送の制御ワー
ドa3を回線制御アダプタ部５１へ転送する。
線制御アダプタ部５１から転送される制御ワード
により、その動作が決まる。例えば、コマンド要
求の制御ワードa2を受け付けた時は、制御ワード
a2で示されるコマンドアドレス（主記憶部１上の
コマンドワードのアドレスを示している）からコ
マンドワードを読出し、コマンド転送の制御ワー
ドa3を回線制御アダプタ部５１へ転送する。
ここで、回線制御共通部４の特徴ある制御動作
を説明すると、回線制御共通部４は起動の制御ワ
ードa1を回線制御アダプタ部例えば５１に転送す
ると制御ワードa1に示す回線は実行中になつたこ
とを認識する。また、この回線からステータスワ
ード格納の制御ワードa7を受付け、かつその制御
ワードa7の制御情報ｃが特定の値であるときこの
回線は、実行中でなくなつたと認識する。回線制
御共通部４は各回線対応に実行中か否かを管理
し、回線制御アダプタ部５１からの制御ワードa2
〜a7の転送があつた時にこの制御ワードa2〜a7に
示される回線が実行中か否かを調べ、実行中であ
る場合は制御ワードで定まる方法で主記憶部１を
アクセスする。この回線が実行中でない場合には
不正な動作であり、その旨を処理部３へ報告する
とともに主記憶部１へのアクセスを抑止する。
を説明すると、回線制御共通部４は起動の制御ワ
ードa1を回線制御アダプタ部例えば５１に転送す
ると制御ワードa1に示す回線は実行中になつたこ
とを認識する。また、この回線からステータスワ
ード格納の制御ワードa7を受付け、かつその制御
ワードa7の制御情報ｃが特定の値であるときこの
回線は、実行中でなくなつたと認識する。回線制
御共通部４は各回線対応に実行中か否かを管理
し、回線制御アダプタ部５１からの制御ワードa2
〜a7の転送があつた時にこの制御ワードa2〜a7に
示される回線が実行中か否かを調べ、実行中であ
る場合は制御ワードで定まる方法で主記憶部１を
アクセスする。この回線が実行中でない場合には
不正な動作であり、その旨を処理部３へ報告する
とともに主記憶部１へのアクセスを抑止する。
第４図は、回線制御共通部４の要部ブロツク構
成図である。第４図で、８は主記憶部１から主記
憶制御部２を介して読出したデータを保持するリ
ードレジスタ、９は主記憶部１のアクセスアドレ
スを保持するアドレスレジスタ、１０は主記憶制
御部２を介して主記憶部１へ書込むデータを保持
するライトレジスタ、１１は処理部３から起動時
に回線アドレスおよびコマンドアドレスが格納さ
れるコマンドレジスタ、１２は回線制御部アダプ
タ部５１〜５oへ転送する制御ワードを保持する
アウトレジスタ、１３は回線制御アダプタ部５１
〜５oからの制御ワードを保持するインレジス
タ、１４は制御ワード転送の動作中の回線アドレ
スを保持するラインアドレスレジスタ、１５は回
線対応に実行中か否かを記憶しているステータス
メモリ、１６は回線制御共通部４全体の制御を行
うコントロール部をそれぞれ示す。
成図である。第４図で、８は主記憶部１から主記
憶制御部２を介して読出したデータを保持するリ
ードレジスタ、９は主記憶部１のアクセスアドレ
スを保持するアドレスレジスタ、１０は主記憶制
御部２を介して主記憶部１へ書込むデータを保持
するライトレジスタ、１１は処理部３から起動時
に回線アドレスおよびコマンドアドレスが格納さ
れるコマンドレジスタ、１２は回線制御部アダプ
タ部５１〜５oへ転送する制御ワードを保持する
アウトレジスタ、１３は回線制御アダプタ部５１
〜５oからの制御ワードを保持するインレジス
タ、１４は制御ワード転送の動作中の回線アドレ
スを保持するラインアドレスレジスタ、１５は回
線対応に実行中か否かを記憶しているステータス
メモリ、１６は回線制御共通部４全体の制御を行
うコントロール部をそれぞれ示す。
このような回路構成で、コントロール部１６
は、回線制御共通部４の状態および回線制御アダ
プタ部５１〜５oの選択、制御ワードの転送、処
理について制御し、処理部３からの起動指示がな
い場合は、複数の回線制御アダプタ部５１〜５o
の内順次１回の回線制御アダプタ部５１〜５oを
選択し（走査）、制御ワード転送の要求の有無を
調べ、制御ワード転送の要求があると制御ワード
の転送およびそれに付随する主記憶部１へのアク
セス等の制御を行う。ステータスメモリ１５は、
初期状態ではすべての回線が非実行中（実行中で
ない）を示す状態に設定されている。また、ライ
ンアドレスレジスタ１４は、起動の制御ワードa1
転送時にはコマンドレジスタ１１の回線アドレス
の内容が格納され、走査による制御ワード転送時
には選択された回線制御アダプタ部５１〜５oの
番号と制御ワード中の回線アドレスＡの結合され
たものが格納される。
は、回線制御共通部４の状態および回線制御アダ
プタ部５１〜５oの選択、制御ワードの転送、処
理について制御し、処理部３からの起動指示がな
い場合は、複数の回線制御アダプタ部５１〜５o
の内順次１回の回線制御アダプタ部５１〜５oを
選択し（走査）、制御ワード転送の要求の有無を
調べ、制御ワード転送の要求があると制御ワード
の転送およびそれに付随する主記憶部１へのアク
セス等の制御を行う。ステータスメモリ１５は、
初期状態ではすべての回線が非実行中（実行中で
ない）を示す状態に設定されている。また、ライ
ンアドレスレジスタ１４は、起動の制御ワードa1
転送時にはコマンドレジスタ１１の回線アドレス
の内容が格納され、走査による制御ワード転送時
には選択された回線制御アダプタ部５１〜５oの
番号と制御ワード中の回線アドレスＡの結合され
たものが格納される。
いま、処理部３からの起動指示時には、コマン
ドレジスタ１１で示される回線アドレスから、選
択すべき回線制御アダプタ部例えば５１が定まり
コントロール部１６は起動すべき回線制御アダプ
タ部５１を選択する。アウトレジスタ１２に回線
制御アダプタ部５１に転送すべき制御ワードa1
（起動）を設定し、回線制御アダプタ部５１へ制
御ワードa1を送出する。同時にラインアドレスレ
ジスタ１４で示されるステータスメモリ１５の１
エレメントを読出し、この読出内容からこの回線
が実行中でないことを調べた後、実行中の状態に
ステータスメモリ１５のエレメントを書替える。
ドレジスタ１１で示される回線アドレスから、選
択すべき回線制御アダプタ部例えば５１が定まり
コントロール部１６は起動すべき回線制御アダプ
タ部５１を選択する。アウトレジスタ１２に回線
制御アダプタ部５１に転送すべき制御ワードa1
（起動）を設定し、回線制御アダプタ部５１へ制
御ワードa1を送出する。同時にラインアドレスレ
ジスタ１４で示されるステータスメモリ１５の１
エレメントを読出し、この読出内容からこの回線
が実行中でないことを調べた後、実行中の状態に
ステータスメモリ１５のエレメントを書替える。
また、回線制御アダプタ部５１〜５oを走査す
ることにより、コマンド要求の制御ワードa2がイ
ンレジスタ１３に転送された場合には、まずライ
ンアドレスレジスタ１４で示されるステータスメ
モリ１５の１エレメントを読出す。コントロール
部１６は、このエレメントの内容から回線が実行
中か非実行中かを調べる。非実行中である場合は
信号線１７で処理部３へその旨報告しこの制御ワ
ードa2に関する主記憶部１へのアクセスは、抑止
される。このエレメントが実行中である場合はイ
ンレジスタ１３に格納されている制御ワードのコ
マンドアドレスをアドレスレジスタ９にセツト
し、主記憶部１に主記憶制御部２を介して読出し
要求を行い、読出データがリードレジスタ８に格
納される。その後アウトレジスタ１２にコマンド
転送の制御ワードa3をセツトし、回線制御アダプ
タ部５１へ送出する。起動の制御ワードa1転送制
御以外は、他の制御ワードの転送時も同様に制御
されステータスメモリ１５の内容（実行中、非実
行中）が調べられ、非実行中の場合には、主記憶
部１へのアクセスが抑止される。
ることにより、コマンド要求の制御ワードa2がイ
ンレジスタ１３に転送された場合には、まずライ
ンアドレスレジスタ１４で示されるステータスメ
モリ１５の１エレメントを読出す。コントロール
部１６は、このエレメントの内容から回線が実行
中か非実行中かを調べる。非実行中である場合は
信号線１７で処理部３へその旨報告しこの制御ワ
ードa2に関する主記憶部１へのアクセスは、抑止
される。このエレメントが実行中である場合はイ
ンレジスタ１３に格納されている制御ワードのコ
マンドアドレスをアドレスレジスタ９にセツト
し、主記憶部１に主記憶制御部２を介して読出し
要求を行い、読出データがリードレジスタ８に格
納される。その後アウトレジスタ１２にコマンド
転送の制御ワードa3をセツトし、回線制御アダプ
タ部５１へ送出する。起動の制御ワードa1転送制
御以外は、他の制御ワードの転送時も同様に制御
されステータスメモリ１５の内容（実行中、非実
行中）が調べられ、非実行中の場合には、主記憶
部１へのアクセスが抑止される。
また、ステータスワード格納の制御ワードa7の
処理時には、同様の手順でステータスメモリ１５
を調べた後、制御ワードa7の制御情報ｃが実行完
了を示している場合ステータスメモリ１５の対応
エレメントを非実行中とする。ステータスワード
格納の制御ワードa7処理に、制御情報ｃが実行完
了を示していない場合には、ステータスメモリ１
５の更新は行わない。これは、チエイン動作に対
する考慮である。
処理時には、同様の手順でステータスメモリ１５
を調べた後、制御ワードa7の制御情報ｃが実行完
了を示している場合ステータスメモリ１５の対応
エレメントを非実行中とする。ステータスワード
格納の制御ワードa7処理に、制御情報ｃが実行完
了を示していない場合には、ステータスメモリ１
５の更新は行わない。これは、チエイン動作に対
する考慮である。
なお、チエイン動作については、ステータスメ
モリ１５の更新を制御ワードa7の制御情報ｃによ
らず、コマンド要求の制御ワードa2の回数と、ス
テータスワード格納の制御ワードa7の回数で制御
する方法もある。（チエイン動作時は、複数のコ
マンドワードを回線制御アダプタ部例えば５１が
必要とし、コマンドワードの先取りを許してい
る。） 以上説明したように本発明によれば、回線制御
共通部は回線対応にコマンド実行中か否かを管理
しコマンド実行中のみ、この回線からの、主記憶
部へのアクセスを許可するよう制御することとし
た。したがつて、回線制御アダプタ部の誤動作時
あるいは上位ユニツトとの制御時間のずれがある
場合にも誤つたデータを主記憶部から読出した
り、書込んだりすることを防止することができ、
主記憶部内のプログラムあるいはデータを破壊す
ることがない等の効果を有する。
モリ１５の更新を制御ワードa7の制御情報ｃによ
らず、コマンド要求の制御ワードa2の回数と、ス
テータスワード格納の制御ワードa7の回数で制御
する方法もある。（チエイン動作時は、複数のコ
マンドワードを回線制御アダプタ部例えば５１が
必要とし、コマンドワードの先取りを許してい
る。） 以上説明したように本発明によれば、回線制御
共通部は回線対応にコマンド実行中か否かを管理
しコマンド実行中のみ、この回線からの、主記憶
部へのアクセスを許可するよう制御することとし
た。したがつて、回線制御アダプタ部の誤動作時
あるいは上位ユニツトとの制御時間のずれがある
場合にも誤つたデータを主記憶部から読出した
り、書込んだりすることを防止することができ、
主記憶部内のプログラムあるいはデータを破壊す
ることがない等の効果を有する。
第１図は本発明一実施例の要部ブロツク構成
図。第２図はコマンドワード、ステータスワード
の構成図。第３図は制御ワードを示す図。第４図
は回線制御共通部の要部ブロツク構成図。 １……主記憶部、２……主記憶制御部、３……
処理部、４……回線制御共通部、５１〜５o……
回線制御アダプタ部、６……回線、８……リード
レジスタ、９……アドレスレジスタ、１０……ラ
イトレジスタ、１１……コマンドレジスタ、１２
……アウトレジスタ、１３……インレジスタ、１
４……ラインアドレスレジスタ、１５……ステー
タスメモリ、１６……コントロール部、１７……
信号線。
図。第２図はコマンドワード、ステータスワード
の構成図。第３図は制御ワードを示す図。第４図
は回線制御共通部の要部ブロツク構成図。 １……主記憶部、２……主記憶制御部、３……
処理部、４……回線制御共通部、５１〜５o……
回線制御アダプタ部、６……回線、８……リード
レジスタ、９……アドレスレジスタ、１０……ラ
イトレジスタ、１１……コマンドレジスタ、１２
……アウトレジスタ、１３……インレジスタ、１
４……ラインアドレスレジスタ、１５……ステー
タスメモリ、１６……コントロール部、１７……
信号線。
Claims (1)
- １ コマンドワードを格納することのできる主記
憶部と、端末装置が接続された外部回線を制御す
る複数の回線制御アダプタ部と、この回線制御ア
ダプタ部を共通に制御する回線制御共通部とを備
えた通信制御処理装置において、前記外部回線対
応にコマンドを実行中か否かを記憶する手段と、
この手段の記憶内容により回線がコマンドを実行
中でないことが識別されるときにはこの回線を制
御する回線制御アダプタ部からの要求に基づく主
記憶部へのアクセスを抑止するように制御する手
段とを含むことを特徴とする通信制御処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56066707A JPS57182241A (en) | 1981-04-30 | 1981-04-30 | Communication controlling-processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56066707A JPS57182241A (en) | 1981-04-30 | 1981-04-30 | Communication controlling-processing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57182241A JPS57182241A (en) | 1982-11-10 |
| JPS6232830B2 true JPS6232830B2 (ja) | 1987-07-16 |
Family
ID=13323666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56066707A Granted JPS57182241A (en) | 1981-04-30 | 1981-04-30 | Communication controlling-processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57182241A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2405760T3 (es) | 2004-07-26 | 2013-06-03 | Honda Motor Co., Ltd. | Sistema de estrangulador automático para carburador |
-
1981
- 1981-04-30 JP JP56066707A patent/JPS57182241A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57182241A (en) | 1982-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5159671A (en) | Data transfer unit for small computer system with simultaneous transfer to two memories and error detection and rewrite to substitute address | |
| US7111134B2 (en) | Subsystem and subsystem processing method | |
| US7234049B2 (en) | Computer system with NAND flash memory for booting and storage | |
| KR910005997B1 (ko) | 데이타 처리장치에 있어서 오퍼레이팅 시스템 슈퍼바이저 방법 및 장치 | |
| US20100169546A1 (en) | Flash memory access circuit | |
| EP0335812B1 (en) | Secondary processor initialization scheme | |
| US4956770A (en) | Method and device to execute two instruction sequences in an order determined in advance | |
| EP0287600B1 (en) | Method and device to execute two instruction sequences in an order determined in advance | |
| JPS6232830B2 (ja) | ||
| JPH11265283A (ja) | 記憶装置におけるファームウェアの修正方法及び記憶装置 | |
| JP3131844B2 (ja) | 端末装置及び端末装置のメモリ・ダンプ転送方式 | |
| JP2587468B2 (ja) | ロツクデータ設定装置 | |
| JPH11353120A (ja) | 磁気ディスク装置およびライトデータのバックアップ方法 | |
| JPS58154043A (ja) | 情報処理装置 | |
| JPH0648453B2 (ja) | 周辺装置初期化制御方式 | |
| JPH08185354A (ja) | メモリ管理装置 | |
| JPH06139215A (ja) | 二重化ｅｅｐｒｏｍを持つ制御装置 | |
| JPS628825B2 (ja) | ||
| JPS5985564A (ja) | デイスクコントロ−ル装置 | |
| JPH0315217B2 (ja) | ||
| JPS6125260A (ja) | 内蔵プログラムによる二重蓄積処理方式 | |
| JPH0578052B2 (ja) | ||
| JPH0279151A (ja) | 拡張記憶装置 | |
| JPS5931092B2 (ja) | 通信制御処理装置 | |
| JPH04365142A (ja) | 開発支援システム |