JPS5985564A - デイスクコントロ−ル装置 - Google Patents
デイスクコントロ−ル装置Info
- Publication number
- JPS5985564A JPS5985564A JP19560282A JP19560282A JPS5985564A JP S5985564 A JPS5985564 A JP S5985564A JP 19560282 A JP19560282 A JP 19560282A JP 19560282 A JP19560282 A JP 19560282A JP S5985564 A JPS5985564 A JP S5985564A
- Authority
- JP
- Japan
- Prior art keywords
- access
- command
- buffer
- sector
- disk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、ワードブロセ＼ツサ、オフィスコンピュータ
、パーソナルコンピュータ、ファクシミリ等におけるデ
ィスクコントロール装置に関する。
、パーソナルコンピュータ、ファクシミリ等におけるデ
ィスクコントロール装置に関する。
従来のディスクコントロール装置におけるアクセス動作
をみると、ホス） ＣＰＵからコマンドがくることによ
って初めて目標セクターへのアクセス動作が開始される
ものである。したがって、コマンドがこなければアクセ
ス動作をできないものであり、結局、個々にアクセス動
作が行なわれ、そのアクセス時間がかかるものである。
をみると、ホス） ＣＰＵからコマンドがくることによ
って初めて目標セクターへのアクセス動作が開始される
ものである。したがって、コマンドがこなければアクセ
ス動作をできないものであり、結局、個々にアクセス動
作が行なわれ、そのアクセス時間がかかるものである。
本発明は、このような点に鑑みなされたもので、ディス
クアクセスのコマンドを学習によって記憶させておき、
次のコマンドがくる前に予想される位置へのアクセスを
完了させておくことにより、全体のアクセス時間を短縮
することができるディスクコントロール装置を得ること
を目的とする。
クアクセスのコマンドを学習によって記憶させておき、
次のコマンドがくる前に予想される位置へのアクセスを
完了させておくことにより、全体のアクセス時間を短縮
することができるディスクコントロール装置を得ること
を目的とする。
本発明の一実施例を図面に基づいて説明する。
まず、第１図は基本構成を示すブロック図であり、（１
）ハホス） ＣＰＵ 、 （２）はアドレスバッファ、
（３）はディスクコントローラ、（４）はディスク装置
である。
）ハホス） ＣＰＵ 、 （２）はアドレスバッファ、
（３）はディスクコントローラ、（４）はディスク装置
である。
このシステムにおいて、ホス） ＯＰＵ （１）は必要
に応じてディスクの読出し／書込みのだめのコマンドを
アドレスバッファ（２）に送出する。このアドレスバッ
ファ（２）は受は取ったコマンドに従ってディスク上の
どこをアクセスするか計ｎ（たとえは、ホストＣＰＵ
（１）からの目標セクターのｔ箱理アドレスをディスク
コントローラ（３）のための物理アドレスに変換する）
した上で、その結果をアドレスバッファ（２）内のメモ
リに記憶すると同時にディスクコントローラ（３）へ送
出する。そして、ディスクコントローラ（３）ではこの
コマンドに基づいてディスク装置（４）を制御し、その
データをアドレスバッファ（２）、ホストＣＰＵ （１
）に転送したり、ホストＯＰＵ （１）のデータをディ
スク装置（４）内へ書込んだりする。
に応じてディスクの読出し／書込みのだめのコマンドを
アドレスバッファ（２）に送出する。このアドレスバッ
ファ（２）は受は取ったコマンドに従ってディスク上の
どこをアクセスするか計ｎ（たとえは、ホストＣＰＵ
（１）からの目標セクターのｔ箱理アドレスをディスク
コントローラ（３）のための物理アドレスに変換する）
した上で、その結果をアドレスバッファ（２）内のメモ
リに記憶すると同時にディスクコントローラ（３）へ送
出する。そして、ディスクコントローラ（３）ではこの
コマンドに基づいてディスク装置（４）を制御し、その
データをアドレスバッファ（２）、ホストＣＰＵ （１
）に転送したり、ホストＯＰＵ （１）のデータをディ
スク装置（４）内へ書込んだりする。
しかして、アドレスバッファ（２）の詳細を第２図に示
す。笠ず、ホス） ＯＰＵ （１）からのコマンドはホ
スト用のインターフェース（ハ）を通してバッファ用Ｃ
ＰＵ（ハ）に送られる。このバッファ用０ＰＵ（イ）は
制御用メモリ（ハ）に基づいて動作する。そして、コマ
ンドはバッファ用０ＰＵ（ハ）によってディスクコント
ローラ（３）に適した形態に変換されてディスクコント
ローラ用のインターフェース（ハ）を介してディスクコ
ントローラ（３）に送出される。一方、データの読出し
に際しては、ディスクから読出されたブータカティスフ
コントローラ（３）、インターフェース（ハ）（２１）
奮進じてホス） ＣＰＵ （１）に転送される。
す。笠ず、ホス） ＯＰＵ （１）からのコマンドはホ
スト用のインターフェース（ハ）を通してバッファ用Ｃ
ＰＵ（ハ）に送られる。このバッファ用０ＰＵ（イ）は
制御用メモリ（ハ）に基づいて動作する。そして、コマ
ンドはバッファ用０ＰＵ（ハ）によってディスクコント
ローラ（３）に適した形態に変換されてディスクコント
ローラ用のインターフェース（ハ）を介してディスクコ
ントローラ（３）に送出される。一方、データの読出し
に際しては、ディスクから読出されたブータカティスフ
コントローラ（３）、インターフェース（ハ）（２１）
奮進じてホス） ＣＰＵ （１）に転送される。
ここで、転送された後も目標セクターのアドレスデータ
はバッファ（ハ）に格納されたままとなる。
はバッファ（ハ）に格納されたままとなる。
同様にして、次々とアクセスされるセクターのアドレス
順は順次このバッファ（ハ）の所定位置へ記憶される。
順は順次このバッファ（ハ）の所定位置へ記憶される。
このようにバッファ（ハ）にアドレス順が記憶されてい
る結果、ホス） ＯＦＵ （１）よりある時点であるセ
クターがアクセスされると、バッファ用○ＰＵ（ハ）は
そのコマンドに対するアクセスを実行完了した後、直ち
に同一のセクターが以前にアクセスされたが否かをバッ
ファ（ハ）の記憶内容よりチェックし、以前にアクセス
されていたと判断されると、その次に格納されているア
ドレスデータを参照腰次のコマンドがくる以前にこれを
目標セクターと仮定しアクセスが開始される。これにょ
凱全体のアクセス時間が短縮されることになる。
る結果、ホス） ＯＦＵ （１）よりある時点であるセ
クターがアクセスされると、バッファ用○ＰＵ（ハ）は
そのコマンドに対するアクセスを実行完了した後、直ち
に同一のセクターが以前にアクセスされたが否かをバッ
ファ（ハ）の記憶内容よりチェックし、以前にアクセス
されていたと判断されると、その次に格納されているア
ドレスデータを参照腰次のコマンドがくる以前にこれを
目標セクターと仮定しアクセスが開始される。これにょ
凱全体のアクセス時間が短縮されることになる。
本発明は、上述したように構成したので、次のコマンド
がくる以前に、予想されるセクターへのアクセスを完了
させることができ、よって、全体のアクセス時間の短縮
を図ることができるもの−ある。
がくる以前に、予想されるセクターへのアクセスを完了
させることができ、よって、全体のアクセス時間の短縮
を図ることができるもの−ある。
第１図および第２図は本発明の一実施例を示−ブロック
図である。 ２２・・・バッファ用ＯＰＵ、２５・・・バッファ用
願 人 株式会社リコー １のしＥ１士１１
図である。 ２２・・・バッファ用ＯＰＵ、２５・・・バッファ用
願 人 株式会社リコー １のしＥ１士１１
Claims (1)
- ディスクをアクセスしたアドレス順を記憶する手段と、
あるセクターのアクセスが完了してそのセクターのデー
タ読出しまたは書込み動作の終了直後に記憶されたアド
レス順を参照して次の目標セクターへのアクセスを開始
させる手段とを有することを特徴とするディスクコント
ロール装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19560282A JPS5985564A (ja) | 1982-11-08 | 1982-11-08 | デイスクコントロ−ル装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19560282A JPS5985564A (ja) | 1982-11-08 | 1982-11-08 | デイスクコントロ−ル装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5985564A true JPS5985564A (ja) | 1984-05-17 |
Family
ID=16343881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19560282A Pending JPS5985564A (ja) | 1982-11-08 | 1982-11-08 | デイスクコントロ−ル装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5985564A (ja) |
-
1982
- 1982-11-08 JP JP19560282A patent/JPS5985564A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7234049B2 (en) | Computer system with NAND flash memory for booting and storage | |
| US4593354A (en) | Disk cache system | |
| US4423479A (en) | Cache/disk subsystem with acquire write command | |
| JP2010500682A (ja) | フラッシュメモリアクセス回路 | |
| US6092170A (en) | Data transfer apparatus between devices | |
| JPS6131485B2 (ja) | ||
| JPS5985564A (ja) | デイスクコントロ−ル装置 | |
| JPH06110786A (ja) | 光磁気ディスクブートキャッシュシステム | |
| JPS60178564A (ja) | 補助記憶装置 | |
| JPS60245029A (ja) | デ−タ書込み方式 | |
| JP2000306389A (ja) | 不揮発性半導体メモリを用いた記憶装置 | |
| JP2006146817A (ja) | メモリ制御システム及びメモリ制御装置 | |
| JPS6115459B2 (ja) | ||
| KR200216750Y1 (ko) | 에스씨에스아이에서접근속도향상장치 | |
| JP2811678B2 (ja) | キャッシュメモリ付データ処理装置 | |
| JPH05250263A (ja) | 仮想プロセッサ方式及び不揮発化記憶方式 | |
| JPH0370258B2 (ja) | ||
| JPS5985563A (ja) | デイスクコントロ−ル装置 | |
| JPH02122345A (ja) | 記憶制御装置 | |
| JPS5938827A (ja) | マイクロプロセツサｉｐｌ方式 | |
| JPH06230904A (ja) | 半導体ディスク装置 | |
| JPS6232830B2 (ja) | ||
| JPS6395548A (ja) | メモリ制御方式 | |
| JPS6252332B2 (ja) | ||
| JPH0740219B2 (ja) | 磁気ディスク制御装置 |