JPS6232865B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、受信されたフアクシミリデータに応
動して画像を発生するためにエネルギ源の配列を
含んだフアクシミリ受信器に関する。

通常のフアクシミリ送受信器では、データの送
信はデータを含む原画を行ごとに走査し、原画の
走査部から反射された光を対応する電気信号列に
変換することによつて行われる。これらの信号
は、通常の電話回線等を介して、遠隔のフアクシ
ミリ送受信器に送られ、そこで信号が処理されて
適切なプリント媒体上に再生される。

このような送受信器の一方式では、伝送された
信号は、信号に対応したパタンとしてエネルギ
源、たとえば光源、を駆動するために使われ、そ
の結果できる光パタンは感光紙等にプリントされ
る。これとは別の方法として、光パタン自体を出
力データとして、受信者が直接見ることもでき
る。

多階調パタン（緑、赤、黒などの中の特定の色
調の段階的強度レベルを持つもの）を受けるため
に種々の方式（たとえば米国特許第3863023号及
び第3604846号）が知られているが、このような
方式は一般に極めて複雑であり、また高価で大き
な装置を含んでいる。従つて、動作が簡単で比較
的小さく安価であり、また多階調の再生可能なフ
アクシミリシステムの必要性が大きい。

このような必要性は、本発明に従い、多階調画
像を発生するために受信されたデータの値に従つ
て同一時間間隔中の選択された部分においてエネ
ルギ源のすべてを独立して駆動する複数個の信号
を発生するための第１の制御手段を含むことを特
徴とするフアクシミリシステムによつて満足され
た。

一般に、画像パタンは、発光ダイオードのよう
なエネルギ源の配列によつて形成され、また多階
調パタンはエネルギ源が駆動される時間長をデジ
タルに制御することによつて得られる。受信され
たフアクシミリデータは、エネルギ源に接続され
た多出力点メモリに蓄えられ、配列内のエネルギ
源を同時に発光させることが可能である。

ここで述べるエネルギ源は任意のもの（例えば
Ｘ線源）で良いが、本説明では光源に限るものと
し、特に発光ダイオード（LED）を例に取る。

フアクシミリ送信器によつて送信される画像情
報は、走査された情報をサンプリングし、コード
化することによつて得られる。サンプリングにお
いて、各行の走査は複数個の画素（ペル）に分割
され、またコード化によつて、ペルデータはペル
のグレイレベル（多階調レベル）を表わす２進コ
ード語にフオーマツト化される。コード語は、最
下位ビツト（LSB）から順に送信される。本発明
における２進コード語は、多ビツト領域であり、
ｎを多ビツト部の位置番号とすると、各ビツト
Anの値は２^n-1である。

第１図は、本発明の原理を実現するフアクシミ
リ受信器のブロツク図を示す。第１図で受信され
たデータは修正器１０を介してメモリ２０に入れ
られる。メモリ２０は、第１図ではシフトレジス
タとして示されており、これは一定のメモリ間隔
ごとに複数個の出力部２０_１，２０_２，２０_３…
…，２０ｉを持つている。出力部の数と出力部間
のメモリ間隔とは、利用者によつて選択される。
本実施例では、隣接する出力部間のメモリ間隔
は、メモリ２０に印加されるデータ語の大きさ
（ビツト数）に等しい。例えば、レジスタ２０に
入る語が７ビツトから成り、レジスタ２０の並列
出力部は７ビツト間隔で出すことができる。よつ
てシフトレジスタ２０に蓄えられる語の各々の対
応するビツトは、それぞれの出力部から同時に発
生する。

各出力部２０ｉに対応して、発光ダイオード
LED３０ｉがあり、その１つの端子はメモリの
対応する出力部に接続されている。ダイオードの
他の端子は制御器４０からの線４１に接続されて
いる。ダイオード３０_１，３０_２……３０ｉはダ
イオード配列３０を構成している。本発明の本実
施例に従えば、ダイオード配列３０は線４１に適
切な電圧を印加することによつて付勢（すなわち
オンになり得る状態に置く）され、配列内の各ダ
イオードは同時に付勢される。ダイオード３０ｉ
の図示した極性では、線４１上の付勢電圧は低レ
ベル電圧（論理レベル“０”）であり、これによ
つて電流がレジスタ２０からダイオード３０ｉを
介して制御器４０に流れることが可能となる。レ
ジスタ２０の出力信号は線４４によつて制御さ
れ、この線４４は制御器４０からレジスタ２０に
シフトクロツクを与える。

また修正器１０には線１５によつてフアクシミ
リデータが与えられ、制御器４０には線４３によ
つてデータ受信パルスおよび走査開始パルスが与
えられる。制御器４０は語受信パルスに応答して
非位取り数２進フオーマツトに変換されたビツト
データをシフトレジスタへ蓄えるために線４４に
クロツクパルス（以下データ置数クロツク信号と
記す）を与え、すべてのデータが受信された後
は、上記シフトレジスタに蓄えられたビツトデー
タをレジスタ内でシフトさせるデータのビツト数
に等しいクロツクパルス（以下データ表示クロツ
クと記す）を線４４に与える。

次にグレイレベル制御について述べる。

多階調動作を得るための１つの方法によれば、
修正器１０は受信された２進コード語を、各ビツ
トの「０」、「１」が同じ重み付けを有する数（以
下非位取り数２進フオーマツトと記す）に変換し
て、メモリ２０に蓄える。たとえば、10進数５に
対応した３ビツト２進コード入力１０１は、７ビ
ツトフイールド内に５ケの“１”を持つた語
0011111に変換される。この変換方法に対応し
て、制御器４０は線４４に対して等間隔の７ケの
データ表示クロツクパルスを印加し、上記の７ビ
ツトフイールドをシフトレジスタ内でシフトさせ
る。同時に、制御器４０は線４１に付勢パルスを
印加して配列３０内のすべてのダイオードを、７
ケのデータ表示クロツク周期の間付勢する。各ダ
イオード３０ｉは、付勢されていると、このダイ
オードが接続されているレジスタ２０の出力部に
表われる“１”の数に等しい回数だけ発光する。
線４４上の７ケの等間隔データ表示クロツクパル
ス及び線４１上の付勢パルスは第２図に示されて
いる。

上記の変換方式を修正器１０で行うためには、
通常の組合せ論理回路を用いるのが最も適してい
る。このような回路の一形式では、受信された２
進コード信号語を蓄えるための１つの３ビツトレ
ジスタと、この３ビツトレジスタに接続されて信
号語を符号化するための７ケのゲート構成と、符
号化された語を蓄えるための１ケの７ビツトレジ
スタとが含まれる。７ケのゲート構成の論理式
は、Ａ＋Ｂ＋Ｃ、Ａ＋〓、Ａ＋Ｂ〓、Ａ、AC＋
AB、AB、及びABCである。ただし、Ａ、Ｂ、及
びＣは３ビツトレジスタの出力であり、Ａを最上
位ビツトMSB、ＣをLSBとしている。

ここでは述べなかつたが、付勢パルスを用いな
い方式も可能である。その時、レジスタ２０から
供給される信号をLEDの付勢と発光駆動の両方
に用いることができる。

次に例について述べる。

入力語として、２進語001(1)、011(3)、010(2)、
000（０）及び116(6)の５ケの入力が順次印加され
たものとすると、修正器１０はこれらを、
1000000、1110000、1100000、0000000、及び
1111110に変換する。変換されたデータは、（線４
４のデータ置数クロツク信号によつて）メモリ２
０に順に蓄えられ、第１図の構成では、次のよう
にメモリに入る。

上記レジスタに記憶された各LEDに供給され
るデータは、それぞれ上記２０_１，２０_２……，
２０_５で示すビツトからデータ表示クロツクパル
スにより順次LEDに与えられる。

最初のデータ表示クロツクパルス（線４４）中
に、すべての出力部は論理“０”を発生し、従つ
て配列３０内のどのLEDも発光しない。第２の
パルスで、シフトレジスタ２０は１ビツトだけシ
フトされ、出力部２０_１は論理“１”を発生する
ので、LED３０_１は発光するが、他のすべての
出力部はやはり論理“０”出力を発生しているの
で、LED３０_２からLED３０_５は発光しない。
第３及び第４のクロツクパルス中には、LED３
０_１のみが発光している。第５のクロツクパルス
中では、LED３０_１と３０_４とが発光する。第
６のクロツクパルスではLED３０_１，３０_３、
及び３０_４が発光する。第７のクロツクパルス中
には、LED３０_１，３０_３，３０_４及び３０_５
が発光する。

シフトレジスタから論理１が与えられた場合の
各LEDの発光量は同じであるから、線４１に付
勢信号が加えられている期間における各LEDの
発光量はこれに与えられた非位取り数２進フオー
マツトデータに含まれる論理“１”の数の関数に
なつている。よつて配列３０内の各LEDは各サ
イクルにおいて７ケのグレイレベルの中の任意の
１つを取ることができる。最も暗いのは、LED
が全く発光しない場合であり、最も明るいのは
LEDが線４４のすべてのデータ表示クロツクパ
ルスについて発光する場合である。

上述した場合とは異なり、レジスタへのデータ
として修正器１０で変換された非位取り数フオー
マツトデータを用いずに、修正器１０で受信され
た２進データを変換しないでレジスタに与えて多
階調を与えることもできる。位取り数符号化を用
いればメモリ２０は上記に従つたものより小さく
なり、逆に言えば同じメモリで、より多くの階調
を与えることができる。また、位取り数コードデ
ータを非位取り数フオーマツトに変換するための
変換器も不要となる。しかし、２進コードの各桁
が重み付けされているのために、制御器４０が、
付勢サイクル中に線４４に印加するパルスは等間
隔のものではなくなる。すなわち、制御器４０に
よつて作られ線４４に印加されるクロツクパルス
幅は、入力データの特定のコードによつて異な
る。２進コードの場合にその幅は、相互に２倍の
関係に無ければならない。すなわちレジスタ２０
に蓄えられた２進データがLSBから順に出力部に
現われた場合、線４４に与えられるパルス幅は
LSBから続く各ビツトに対応して、LSBのパルス
幅を１とした場合、それぞれ順に２倍、４倍……
となつていなければならない。第３図は３ビツト
の２進データ入力の場合の線４４上のデータ表示
クロツクパルスを示していて、各パルス幅が上述
の関係になつている。

次に等化について述べる。

前述のように、修正器１０は、選択された多階
調方式を実現するためにレジスタ２０に入れるデ
ータのフオーマツトを変換する。修正器１０はさ
らに、配列３０内のLEDの等化を行う機能も持
つ。

一般に製造上のバラツキのために、LED配列
３０内のダイオードは、同じ入力に対して同じ量
の光を発生するとは限らない。また、レジスタ２
０の出力も、正確に同じ出力を発生するとも限ら
ない。このようなバラツキのために、配列３０の
光出力に望ましくない変化を生じる。

配列３０内のLEDの光出力のバラツキの修正
すなわち等化は、修正器１０で行われる。各
LEDの合計光出力は一定の光量を持つた光パル
スの単純な和であるため、各LEDの光応答は入
力データの大きさに関して線形性を持ち、光出力
の誤差は乗算誤差であることが明らかとなつた。
この発見に基づき、修正器１０は受信信号の各々
に対して乗算修正因数を乗算するよう構成されて
いる。各信号に対する修正因数は、個々に計測さ
れた、各LEDの誤差特性に関連する。例えば、
LED３０_１の測定された光出力が正常のものの
0.99で、またLED３０_４の光出力が正常のものの
1.02であれば、LED３０_１に対する信号語は0.99
で除算され（修正器１０では1.01が乗算され
る）、LED３０_４に対する信号語は1.02で除算さ
れる（修正器１０では0.96が乗算される）。

上記のような修正を実現するために、修正器１
０は種々の技術を採用することができる。ここで
説明し、第４図に示した方法では、修正器１０は
ROMメモリ１１、通常の乗算器１２、入力レジ
スタ１７、及び出力レジスタ１８を含んでいる。
レジスタ１７は、バス４２の制御の下で入力信号
語をラツチすることによりこれを蓄える。ラツチ
された語は乗算器１２の１つの入力に印加され
る。ROM１１は、各LEDに必要な乗算修正因数
を蓄え、この因数をバス１４を介して、バス４２
の制御のもとに乗算器１２の他の入力に印加す
る。バス４２の信号は制御器４０から送られる。

ROM１１によつて与えられる乗算修正因数は
２進語であり、リード１５上の受信信号が印加さ
れるべきLEDに付随した修正因数である。リー
ド１５上の受信信号及びリード１４上の因数は乗
算器１２で乗算される。この乗算器１２で作られ
た積信号のビツト数は、リード１５上の語のビツ
ト数と、リード１４上の語のビツト数との和に等
しい。このような多くのビツト数は不要であるた
め、乗算器１２の積信号は、発光データとして必
要な上位ビツトだけメモリ１８に入れることによ
つてレジスタ２０に適した長さに切り詰められ
る。この短くされた信号は、レジスタ２０が２進
コード語向きに設計されている時には（リード１
６を介して）直接レジスタ２０に印加される。逆
にレジスタ２０に蓄えるために符号化が必要な場
合には、たとえば前述の非位取り数コードのため
のコード変換器のごときコード変換ブロツクが乗
算器１２とレジスタ２０との間に挿入される。

次に発光について述べる。

第１図の装置は全走査に対応したLEDを同時
に発光させるため、実際の発光は、レジスタ２０
内のデータが安定となつた時に、走査と走査の間
において１度に行われねばならない。すなわち、
１走査に対する全受信信号が受信され、修正器１
０内で乗算され、かつレジスタ２０に蓄えられね
ばならない。蓄えが終わると制御器４０から線４
１に付勢信号が与えられて配列３０が付勢され
る。このことは、第５図のタイミング図に示され
ており、同図で線４３から制御器４０に加えられ
るタイミング信号Ａは新しい受信語の存在を示す
パルス信号であり、タイミング信号Ｂは線４４上
のデータ置数及びデータ表示クロツク信号であり
この信号はレジスタ２０内に情報を入れるととも
に、レジスタ２０内でシフトさせる。またタイミ
ング信号Ｃは線４１の配列付勢信号である。時間
間隔Ｘにおいて、レジスタ２０には、修正器１０
からの、修正ずみの７ビツトデータが置数され
る。間隔Ｙにおいて、配列３０が付勢されて、
LEDはレジスタ２０内の情報に従つて発光が可
能となる。

第５図から判るように、時間の大部分は情報を
レジスタ２０に入れるために費やされ、発光の時
間はごく僅かである。これは、第１図の受信器の
基本的な構成と、フアクシミリデータに使用でき
る伝送帯域を最適に利用する必要性との結果生じ
たものである。画素（ペル）情報が正しく一定の
ペルクロツク速度（送信器のペル・サンプリング
速度に対応する）で送られると、１ペルクロツク
間隔のみで発光させることができる。しかし、１
ペルクロツク間隔が、配列３０のLEDの光出力
を量子化して発生させうるに十分の信頼性に欠け
る時には、伝送効率を犠性にして複数個のペルク
ロツク間隔を発光のために割くことになる。これ
は例えば、送信側で少し速い走査及びサンプリン
グを行い、走査と走査の間に空き時間を設けるこ
とによつて行うことができる。

一方、第１図の装置の動作速度は、伝送媒体の
帯域幅と無関係にすることができ、これによつて
修正器１０及びレジスタ２０を高速化できる。す
なわち、補助メモリを受信端と修正器１０との
間、又は修正器１０とレジスタ２０との間に設
け、受信信号は、伝送媒体の比較的遅い速度で補
助メモリに蓄えられる。全走査情報が蓄えられる
と、補助メモリの内容は高速でレジスタ２０に読
み出され、これによつて、レジスタ２０の置数で
費される時間が減少するとともに、発光時間を増
加させることができる。

さらに別の方法として、複数個の出力部を持つ
た補助メモリを用いるものがある。補助メモリ及
びレジスタ２０の出力部を結合して多重動作を可
能にすると、配列３０は常時発光する。このよう
な配列３０の一定発光により、LEDのほとんど
の利用形態に適用でき、信頼性を増すとともに、
線４１上の付勢パルスを不要なものにして、ダイ
オード３０ｉの一端をアースして常時付勢するこ
とができる。

第６図は、レジスタ２０と並列に、すなわち多
重的に結合された補助レジスタ５０を含む、第１
図の装置のブロツク図を示す。メモリ５０は、レ
ジスタ２０と同様に、リード１６上のデータ信号
に応動する。レジスタ５０及び２０の出力信号
は、データ選択器ブロツク６０に印加され、ブロ
ツク６０の出力信号はLED配列３０に接続され
ている。ブロツク６０は、テキサス・インストラ
メント社のSN5450のごとき、二者択一選択器を
含み、リード４７上の制御信号に応動する。リー
ド４７の制御の下で、レジスタ５０又はメモリ２
０のいずれかの出力が配列３０に印加される。

制御器４０は前述のようにバス４２に制御信号
を印加し、リード４５にデータ置数クロツク信号
を印加し、リード４６にデータ表示クロツク信号
を印加し、リード４７にメモリ選択信号を印加す
る。データ置数及びデータ表示クロツク信号は、
リード４７の制御の下でブロツク６１で選択され
てレジスタ２０及び５０に印加される。ブロツク
６１はブロツク６０と同様の二者択一素子を含ん
でいる。ブロツク６１は、データ表示クロツク信
号がブロツク６０で選択されたメモリを駆動する
よう接続されている。

次に、制御器について述べる。

第７図は、第６図の受信器に適した制御器４０
のブロツク図を示している。バス４３は制御入力
バスであり、線４３_１及び４３_２から成る。線４
３_１は新しい走査が開始される度にパルスを伝送
し、線４３_２は、新しい語が受信されてリード１
５に印加される度にパルスを伝送する。発振器４
１０は第６図のフアクシミリ受信器の動作を同期
させるために用いられている。線４３_２上の信号
はフリツプフロツプ４２０で発振器４１０に同期
され、同期した後に２進カウンタ４３０及び遅延
素子４４０に印加される。カウンタ４３０の並列
出力と線４３_２とはバス４２に含まれる。線４３
_２は、修正器１０において、印加されたデータ信
号をレジスタ１７に取り込むのに使用され、カウ
ンタ４３０の並列出力はROM１１をアドレスす
るのに用いられる。データの修正のために修正器
１０で使われる時間を考慮するために、遅延素子
４４０は、フリツプフロツプ４２０の同期された
パルスを修正器１０で消費された時間だけ遅延さ
せる。素子４４０の出力はフリツプフロツプ４４
１をセツトし、これによつて発振器４１０からの
ｋケのクロツクパルスバーストが開始する。ただ
しｋは、修正器１０からレジスタ２０に印加され
る語当りのビツト数である。このクロツクパルス
バーストは、フリツプフロツプ４４１及び発振器
４１０に応動するゲート４４２から伝送される。
ゲート４４２の出力信号は、線４５のデータ置数
クロツク信号であり、レジスタ２０に置数するの
に用いられる。素子４４０及びデータ置数信号は
バス４２に含まれ、修正器１０において、短かく
された乗算器１２からの積信号をレジスタ１８に
取り込むためと、レジスタ１８に取り込まれた信
号を、レジスタ２０にシフトして入れるためとに
用いられる。フリツプフロツプ４４１はｋ分の１
カウンタ４４３によつてリセツトされ、カウンタ
４４３は、ゲート４４２からのクロツクパルスに
応動する。

線４３_１の新しい走査を示すパルスは、フリツ
プフロツプ４５０において発振器４１０に同期
し、カウンタ４３０に印加されてこれをリセツト
する。フリツプフロツプ４５０の出力はトグルフ
リツプフロツプ４６０にも印加される。このトグ
ルフリツプフロツプ４６０の出力信号は、走査ご
とに一度状態を変え、リード４７のメモリ選択信
号として使われる。

組合せ論理信号４７０は、カウンタ４３０に応
動し、リード４６のデータ表示クロツク信号を発
生する。２進コード語がメモリ２０及び５０に印
加された場合は、回路４７０からの望ましいパル
スは、第３図に示した２進間隔になつていなけれ
ばならず、その基本間隔はレジスタ２０及び５０
に蓄えられている語のビツト数の関数であると共
に、走査における合計画素数の関数でもある。機
能的な相互の関係は次のようになる。７ビツト語
に対しては、７つの間隔が必要である。間隔の
各々は前の間隔長の倍になつていなければならな
い。基本（すなわち最小）間隔が１画素（ペル）
クロツク周期長であると、７つの間隔（１＋２＋
４＋……＋64）を得るために127ケのペルクロツ
ク周期が必要である。１走査におけるペルの数Ｋ
が127の倍数（すなわちＫ＝127M、Ｍは整数）に
なつていると、上記７つの間隔のうち最初の最小
間隔をＭケのペルクロツク周期とすると都合が良
い。このように選ぶと、７つの望ましい間隔は、
カウンタ４３０で状態Ｍ、3M、7M、15M、31M
及び63Mを検出することによつて得ることができ
る。この状態検出は論理回路網４７０において通
常のゲート構成によつて行うことができる。

他の多くのメモリ構成手法を採ることもでき、
これらにおいては、速度、最大発光時間、及びメ
モリの大きさが相互に関連する。たとえば、レジ
スタ２０の大きさを最小にするには、第１図のシ
ステムは、各出力部に１ビツトの記憶容量を持つ
たレジスタ２０を持ち、走査に必要な他の情報
は、レジスタ２０の前に置いた補助ランダムアク
セスメモリ（RAM）に蓄えられる。このような
出力部当り１ビツトのレジスタ２０を、２進コー
ド化付勢方式で用いると、補助メモリに蓄えられ
た語のすべての低位ビツトの発光が終り、MSB
が補助メモリから取り出されてレジスタ２０に蓄
えられたとき、補助メモリは新しい走査情報を受
信して蓄えることができる。いうまでもなく、こ
のような方法での動作は、走査データの伝送が走
査間隔の時間の半分しか占めない場合にのみ可能
である。このような場合には、LEDは走査間の
ほとんど全部の時間において発光できる。データ
伝送が走査時間の半分以上を占める時には、別の
RAMを前述のRAMと並列に設け、第６図のシス
テムのレジスタ２０及び５０の多重化と同様の方
法で２つのRAMを多重化することができる。

２次元のデイスプレイ、あるいは３次元のデイ
スプレイですら、上記の方法で実現することがで
き、その場合、修正器１０を省くことも可能であ
る。たとえば、２次元配列は、多出力メモリの１
つの出力（又は第６図のシステムの場合には選択
器６０）に複数個のLEDを多重化することによ
つて構成できる。このような多重化は付勢線４１
の制御のもとで容易に達成できる。

配列３０のLEDを同時に発光させしかもその
発光に長い時間を使用できたことは、本発明の原
理を具体化したシステムの多くの利点を実現する
基礎となるものである。

これは、第６図の装置に接続された２次元
LED配列を持つ平板低電圧TV画面を例に取つて
示すことができる。この例のために、TVシステ
ムにおいては、128ケのグレイレベルで十分であ
り、各行の画素数が456であるような525行から成
り、各LEDに必要な発光時間は30μ秒であると
仮定する。

TVラスタの繰返し速度は60Hzであるため、各
行は16667ｍ秒ごとに再発行する。１つのLEDに
必要な発光時間は30μ秒であるため、行全体が30
μ秒だけ発光して、全画面は30×525すなわち
15.7ｍ秒だけ発光する。明らかに、これは十分な
ラスタの更新時間であり、TVシステムは、第６
図に示した単一メモリ構造で形成できる。使用す
るレジスタ２０及び５０は、それぞれ７ビツトか
ら成る語の456語のみを含めば良く、456ケの出力
部がLED配列の各行における456ケのLEDに接続
される。また、配列内のLED行の各々は、第１
図の付勢線４１とは異る付勢線に接続される。こ
の525本の付勢線は制御器４０によつて制御され
る。このための制御信号は、525ビツトのシフト
レジスタで発生し、このレジスタには新しい走査
が始まる度にパルスが挿入され、また30μ秒の速
度でパルスをシフトするためのクロツクが印加さ
れる。このような構成により、LED配列、レジ
スタ５０、レジスタ２０、選択器６０、525ビツ
トシフトレジスタ、及び少量の制御回路のみによ
つて完全なTV画面が形成できる。

以上を要約すると、 １ フアクシミリシステムにおいて、 各々が第１のリード及び第２のリードを持つ
た画素エネルギ源の配列と、 第１の複数個の並列出力を持つたメモリと、 該エネルギ源の該第１のリードを該第１の複
数の並列出力に接続するための第１の手段と、 該エネルギ源の該第２のリードを第３の複数
個の端子に接続する第２の手段と、 該配列を駆動するための第３の手段とが含ま
れる。

２ 上記第１項のシステムにおいて、該メモリは
多出力シフトレジスタである。

３ 上記第１項のシステムにおいて、該メモリは
相互接続された複数個のシフトレジスタから成
る。

４ 上記第１項のシステムにおいて、該第１の複
数個の並列出力の数は、該配列内の該エネルギ
源の数の整数分の１である。

５ 上記第４項のシステムにおいて、該第１の手
段は該エネルギ源の等しい数の該第１のリード
を、該第１の複数個の並列出力の各々に接続す
るための第４の手段を含んでいる。

６ 上記第５項のシステムにおいて、該第１の複
数個の並列出力の特定の並列出力に接続された
該エネルギ源の該第２のリードは、該第３の複
数個の端子の異つた端子に接続されている。

７ 上記第１項のシステムにおいて、Ｌ及びＫを
予め定めた定数とする時、該配列はＬ行及びＫ
列の２次元配列として構成される。

８ 上記第１項のシステムにおいて、該第３の手
段は、該エネルギ源を付勢するための制御信号
を印加する手段を含んでいる。

９ 上記第８項のシステムにおいて、該制御信号
は該メモリに印加される。

10 上記第８項のシステムにおいて、該制御信号
は該メモリと該第３の複数個の端子とに印加さ
れる。

11 上記第８項のシステムにおいて、制御信号は
２進数である。

12 上記第11項のシステムにおいて、該制御信号
のパルス群の列から成り、該群の各々のパルス
幅の制御された、予め定めた数のパルスを含ん
でいる。

13 上記第12項のシステムにおいて、該群の各々
の中のパルスは相互に予め定めた重み因数の関
係を持つ。

14 上記第１項のシステムにおいて、該エネルギ
源は光源である。

15 上記第１項のシステムにおいて、該エネルギ
源は発光ダイオードである。

16 上記第１項のシステムにおいて、 表示すべき画像を表わすデータを該メモリに
置数するための第５の手段がさらに含まれる。

17 上記第16項のシステムにおいて、該第５の手
段と該メモリとの間に挿入された補助メモリが
含まれる。

18 上記第16項のシステムにおいて、さらに、 該第５の手段に応動し、第４の複数個の並列
出力を持つた補助メモリと、 該第４の複数個の並列出力を該第１の複数個
の並列出力に多重化するための第６の手段とが
含まれている。

19 上記第18項のシステムにおいて、該第４の複
数個の並列出力は該第１の複数個の並列出力と
数が等しい。

20 多階調表示装置において、 画素エネルギ源の配列と、 該エネルギ源にデータ信号を印加する手段
と、 該配列に周期が制御された信号を印加して該
エネルギ源に多階調動作を行わせるための手段
とが含まれる。

21 表示装置において、 印加されるデータ信号に応動する複数個の画
素エネルギ源と、 該複数個のエネルギ源を同時に駆動するため
の第１の手段と、 予め定めた多階調方式に従つて周期の制御さ
れた駆動信号を該第１の手段に印加するための
第２の手段とが含まれている。

22 エネルギ源の配列に多階調表示を発生する方
法において、 該エネルギ源に多階調データ信号を印加する
ことと、 予め選択した多階調方式に従つて該データ信
号の各ビツト毎に該エネルギ源を同時に駆動す
ることが行われる。

23 グレイレベルの画像データを表示する方法に
おいて、 (1) 複数のグレイレベルの値を表わすコードを
蓄えるステツプと (2) 対応したグレイレベルの値に比例した時間
だけ複数個の表示素子の各々を駆動するス
テップとが含まれる。

【図面の簡単な説明】

第１図は本発明の原理を具体化するフアクシミ
リ受信器の一般的ブロツク図であり、第２図及び
第３図は、第１図の異つた強度制御方式における
クロツク・タイミングを表わし、第４図は第１図
のシステムに適した信号修正器１０のブロツク図
であり、第５図は第１図の受信器のデータ置数及
びデータ表示信号のタイミング図を示し、第６図
は本発明の原理を具体化する他のフアクシミリ受
信器のブロツク図であり、第７図は第６図の受信
器に適した制御器のブロツク図である。 〔主要部分の符号の説明〕、エネルギ源……第
１図のLED３０、第１の制御手段……第１図の
制御器４０及びメモリ２０。

Claims (1)

1. 【特許請求の範囲】 １ 順次受信された一画素当り複数のビツトから
   なるフアクシミリデータに応動して多階調画像を
   発生するために各画素に対応して画像表示エネル
   ギ源の配列を備えたフアクシミリ受信器におい
   て； 前記受信されたデータの１ライン分を記憶し、
   かつそれらを出力するための複数の出力部を有す
   るメモリを含み、 前記各エネルギ源の配列は一画素当り前記エネ
   ルギの１つが対応するように上記メモリの出力部
   に接続されていて、 前記１ライン分の受信データが上記メモリに記
   憶された後、前記エネルギ源の各々に対して各画
   素データの個々のビツトを前記メモリの出力部を
   介して各画素データに対応するビツトごとに順次
   出力して、該画素データのすべてのビツトが出力
   されるまでの時間のうち画素データの値に対応し
   た時間だけ各エネルギ源を駆動して多階調画像を
   発生するために、上記各ビツトの順次出力タイミ
   ングを与える信号を前記メモリに供給する手段を
   含むことを特徴とするフアクシミリ受信器。