JPS6233077B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、インクジエツト記録装置の位相整合
装置に係り、特に、たとえば高頻度印字に係る荷
電制御形インクジエツト記録装置で、その荷電タ
イミングを制御する位相整合装置に関するもので
ある。

近年、非接触で高速印字が可能ということか
ら、コンピユータ出力端末として、あるいは生産
工程で日付、製造番号等を製品に直接印字する機
器として、インクジエツト記録装置の利用が盛ん
になつている。この装置は、ノズルに圧力下のイ
ンクを供給し、一定周波数の振動を与えることに
よつてインクを粒子化させ、このとき、粒子を適
切に帯電し、電気的に偏向させることによつて、
被記録物に所定のパターンを記録するものであ
る。ここで、難かしいのは、粒子化のタイミング
が温度や圧力等によつて変化するため、帯電を、
これにいかに合わせるかということである。

これについて、第１図ないし第４図を用いて詳
しく説明する。

ここで、第１図は、荷電制御形インクジエツト
記録装置の電気系ブロツク図、第２図は、その位
相整合装置の部分回路図、第３図は、励振信号と
位相検知信号との関係を示すタイミングフローチ
ヤート図、第４図は、第２図に示すものを説明す
るタイミングフローチヤート図である。

まず、第１図で、水晶発振器１３の出力を増幅
器９を通して、ノズル１に装備された振動子２に
印加すると、ノズル１内の加圧インクが噴出、粒
子化する。粒子化は、振動子２の励振周波数に同
期してなされ、これに合わせて、帯電信号発生回
路１４の出力を増幅器１０を通して帯電電極４に
印加すると、インク粒子３が帯電される。帯電さ
れたインク粒子３は、高圧電源１１に接続されて
いる偏向電極５により、その帯電量に応じて偏向
され、被記録物７上の所定の位置に到達する。な
お、振動子２は常時励振されており、インク粒子
３は連続して作成されるが、記録に寄与しないイ
ンク粒子３は帯電されていないため偏向されず、
ガター６で回収されるようになつている。

なお、第１図で、８はセンサー、１２はセンサ
ーアンプ、１５は位相整合回路である。

次に、第３図のタイミングフローチヤート図
で、インクの粒子化は、励振周波数に同期してい
るから、１周期Ｔ間に１個のインク粒子３が作成
される。インク粒子３は、粒子化するときに帯電
されるが、記録を正確に行うためには、粒子化時
に帯電信号は最大値になつている必要がある。

そのため、帯電信号の位相検知信号として、励
振周期Ｔよりもパルス幅の短い（本例の場合１／
２）信号を、励振信号位相に対してＴの１／ｎ分
ずつｎ回（本例の場合ｎ＝８）シフトしたもの
（Q₁〜Ｑ_o）を用いて、帯電信号の最適位相を決
定するものである。

位相検知信号Q₁〜Ｑ_oは、帯電電極４よりイン
ク粒子３に与えられ、このインク粒子３の帯電量
をセンサー８で検出し、センサーアンプ１２によ
つて、必要な電圧レベルまで増幅する。この電圧
レベルは位相整合回路１５で処理され、最適位相
を帯電信号発生回路１４に入力する。

上記の位相整合回路１５の回路図である第２図
において、センサーアンプ１２により増幅された
電圧信号は、抵抗２０（抵抗値Ｒ１Ω）、ダイオ
ード２１、コンデンサ２２（静電容量Ｃ１Ｆ）、
抵抗２３（抵抗値Ｒ２Ω）で構成される平滑回路
を経て、Ａ／Ｄ変換器２４に入力され、このＡ／
Ｄ変換器２４により変換されたデータが、データ
処理回路２５に入力され、該データ処理回路２５
は最適位相を出力する。

Ａ／Ｄ変換器２４に入力される上記位相検知信
号に係る位相判定信号は、通常の場合、第４図の
Ａ１のようになる。

いま、粒子発生個所が第３図に示すタイミング
であるとすれば、位相Q₂から位相Q₃間におい
て、位相判定信号Ａ１が１→０に変化する。した
がつて、データ処理回路２５において、この位相
をインク粒子の発生位相と認識して帯電信号の位
相を決定すれば、インク粒子３を最適の状態で帯
電できるわけである。

以上で説明したように、帯電信号の位相整合が
行なわれるが、第２図で示した従来の位相整合回
路では、抵抗２０，２３、コンデンサ２２の値が
位相検知に大きく影響する。すなわち、各位相の
パルス信号は、時定数Ｃ１Ｒ１の充電と、時定数
Ｃ１Ｒ２の放電で平滑され、また、Ｃ１Ｒ１によ
る充電時間は、Ａ１波形の立上がり時間tcに、ま
た、Ｃ１Ｒ２による放電時間は立下がり時間tdに
直接影響を与える。

第４図のＡ２のように位相判定信号のリツプル
を少なくし、平滑度を向上させるためには、Ｒ
１，Ｒ２，Ｃ１を大きくして、Ｃ１Ｒ１，Ｃ１Ｒ
２の時定数を大きくすればいいが、時間td、tcが
大きくなり、正確な位相判定ができない。また、
正確な位相判定を行うために、Ｃ１Ｒ１，Ｃ１Ｒ
２の時定数を小さくするとリツプルが大きくな
り、Ａ３に示すように、インクでセンサー８が汚
れることで、電圧レベルが低下する場合、データ
処理回路２５で設定される基準電圧Vsに対し
て、レベルの判定が不安定になる。

上記の基準電圧Vsがレベルに応じて最適に変
動する方式をとつたとしたも、Ｓ／Ｎが低下する
と、Ａ４のようにレベル判定が不安定になる。

以上のような理由のため、従来の回路では、時
定数を長くして、リツプルを減らし、１相分の位
相検知信号時間ｔ_Hを長くすることで対処してい
た。

しかし、位相検知は、検知信号が印字信号に対
してノイズとなるため、印字中には行なわないの
で、高速印字、高頻度印字を行う場合は、位相判
定ができないという欠点があつた。

本発明は、位相判定信号を、常に安定レベルで
正確に、かつ、高速で取込むことにより、前記の
従来のものに係る欠点を解決したインクジエツト
記録装置の位相整合装置の提供を、その目的とす
るものである。

本発明の要点は、位相判定信号のリツプルを少
なくして、かつ、信号レベルの判定をインクの帯
電状況に応じて高速に行ない、平滑用素子の時定
数に無関係にすることにより、帯電信号の位相を
正確、高速に検知するようにしたものである。

上記に従う、本発明の特徴は、インク粒子の分
離位相を探索するための帯電信号を一定周期毎に
その位相をシフトしてインク粒子に与える手段
と、その各位相でのインク粒子群の帯電量を検知
する帯電量検知手段と、この帯電量検知手段から
出力される検知信号を平滑するコンデンサを有す
る平滑手段および平滑された検知信号を２値化す
る２値化手段とを備え、この２値化手段の出力に
よつてインク粒子の帯電状態を検出し、インク粒
子の分離位相と記録帯電信号の位相関係を補正す
るようにした荷電制御形のインクジエツト記録装
置の位相整合装置において、前記コンデンサの充
電回路の時定数を小、放電回路の時定数を大にす
るとともに、前記コンデンサの端子間に、このコ
ンデンサの電荷を急速に放電する半導体スイツチ
ング素子を接続し、この半導体スイツチング素子
をインク粒子分離位相探索用の帯電信号の位相シ
フトタイミングに同期させて周期的に導通させる
ことにより前記コンデンサの電荷を急速に放電さ
せるとともに、この放電直前の平滑された検知信
号の２値化出力で、インク粒子の帯電状態を検出
するようにしたインクジエツト記録装置の位相整
合装置にある。

次に、本発明に係る実施例を第５図ないし第７
図により説明する。

ここで、第５図は、本発明の一実施例に係る位
相整合装置の部分回路図、第６図は、同じく他の
実施例に係る位相整合装置の部分回路図、第７図
は、第５，６図に示すものを説明するためのタイ
ミングフローチヤート図である。

図で、さきの第１図ないし第４図におけるもの
と同一符号のものは同等のものを示し、３０は、
スイツチング素子に係るトランジスタ、３１はベ
ース抵抗、３２はスイツチングタイミング回路、
３３はコンパレータである。

すなわち、さきに述べた従来装置と同様、ｎ相
（本実施例では、ｎ＝８）の位相検知信号で帯電
されているインク粒子は、センサー８で検出さ
れ、センサーアンプ１２により増幅されて、抵抗
２０，２３（抵抗値Ｒ１，Ｒ２）、コンデンサ２
２（静電容量Ｃ１）、ダイオード２１により構成
される平滑回路を経て、Ａ／Ｄ変換器２４に入力
される。

さきの従来回路との相違点は、Ａ／Ｄ変換器２
４の入力に、スイツチングタイミング回路３２に
より駆動されるトランジスタ３０が接続されてい
る点である。

次に、このスイツチング素子に係るトランジス
タ３０の、高頻度印字に供される位置整合装置に
係るものの、その物品に占める特有の効果につい
て説明する。

タイミングフローチヤート図の第７図は、検知
信号の位相に対する位相判定信号の波形を示すも
のである。

上述した第５図の回路で、抵抗２０の抵抗値Ｒ
１を、十分小さくし、抵抗２３の抵抗値Ｒ２を十
分大きくして、時定数Ｃ１Ｒ１が小、時定数Ｃ１
Ｒ２が大となるように、コンデンサ２２の静電容
量Ｃ１を決定すれば、位相判定信号は、Ｂ１で示
すように、立上がり時間tcは短くなり、また、放
電時間は、時定数Ｃ１Ｒ２が大きいため、リツプ
ルは減少する。

従来の回路では、Ｃ１Ｒ２が大きいと、放電時
間が長くなり、立下がり時間tdが長くなるが、こ
の立上がり時に、Ｂ３に示すような位相変化時の
タイミングでスイツチングタイミング回路３２に
より、ベース抵抗３１を通してトランジスタ３０
をスイツチングすると、立下がりは、Ｂ１で示す
ように瞬間に起こる。

そして、信号判定に対するＡ／Ｄ変換値のデー
タに黒点４０で示すように、スイツチングタイミ
ングＢ３のパルスの直前のデータを用いれば、判
定基準値Vsに対して非常に安定なデータを、時
定数に関係なく得ることができ、１相分の位相検
知信号ｔ_Hを短くすることができるので、高速、
高頻度印字が可能になるものである。

次に、第６図に示す実施例は、位相判定レベル
の検出に、さきのＡ／Ｄ変換器２４の代りにコン
パレータ３３を用いた場合の位相整合装置の回路
の実施例である。

位相判定信号は、第７図のＢ２で示され、上述
した第５図の実施例と同じである。

この位相判定信号Ｂ２は、コンパレータ３３に
入力され、もう一方の端子に入力されている基準
電圧Ｖ_Bと比較され、Ｂ４で示す信号を出力す
る。

データ処理回路２５では、位相変化時の直前の
データ、黒点５０を各位相のレベルとして処理す
る。

以上、本実施例では、さきの回路がコンパレー
タ代置可能の点でコンパレータを用いたものであ
り、コンパレータは、第５図の回路で使用した
Ａ／Ｄ変換器よりも安いので、低価格で装置を構
成できるものである。

なお、上記の点で、Ａ／Ｄ変換器あるいはコン
パレータのほかに、同等機能を奏する他の手段を
用いることを妨げるものではない。

以上に述べたところをも総合して、本発明によ
るときは、位相判定信号のリツプルが少なくな
り、位相の変化に対する信号レベルの応答が瞬時
に起こるので、レベルの判定を正確、安定、高速
に行なうことができ、高速印字、高頻度印字に対
しても、常に最適な位相でインク粒子を帯電する
ことができるものである。

また、センサー表面のインク汚れに対しても、
位相検知信号の情報の伝達性が向上するため、位
相判定信号を利用したノズル周辺の状態検知（高
圧リーク等）としての異常判定処理を効果的に行
なうことができる等、性能の向上を大きく図るこ
とができるものである。

さらに、本発明に係る装置は、トランジスタ等
の低価格なスイツチング素子の追加のみで構成で
きるため、経済性にもすぐれているなど、その効
果が大きいものである。

上記により、本発明は、従来技術に係るものの
欠点を解消し、すぐれた実用的効果を奏する発明
ということができる。

【図面の簡単な説明】

第１図は、荷電制御形インクジエツト記録装置
の電気系ブロツク図、第２図は、その位相整合装
置の部分回路図、第３図は、励振信号と位相検知
信号との関係を示すタイミングフローチヤート
図、第４図は、第２図に示すものを説明するタイ
ミングフローチヤート図、第５図は、本発明の一
実施例に係る位相整合装置の部分回路図、第６図
は、同じく他の実施例に係る位相整合装置の部分
回路図、第７図は、第５，６図に示すものを説明
するためのタイミングフローチヤート図である。 １……ノズル、２……振動子、４……帯電電
極、５……偏向電極、６……ガター、８……セン
サー、９，１０……増幅器、１２……センサーア
ンプ、１３……水晶発振器、１４……帯電信号発
生回路、１５……位相整合回路、２０，２３……
抵抗、２２……コンデンサ、２４……Ａ／Ｄ変換
器、２５……データ処理回路、３０……トランジ
スタ、３１……ベース抵抗、３２……スイツチタ
イミング回路、３３……コンパレータ。

Claims (1)

【特許請求の範囲】
1. １ インク粒子の分離位相を探索するための帯電
   信号を一定周期毎にその位相をシフトしてインク
   粒子に与える手段と、その各位相でのインク粒子
   群の帯電量を検知する帯電量検知手段と、この帯
   電量検知手段から出力される検知信号を平滑する
   コンデンサを有する平滑手段および平滑された検
   知信号を２値化する２値化手段とを備え、この２
   値化手段の出力によつてインク粒子の帯電状態を
   検出し、インク粒子の分離位相と記録帯電信号の
   位相関係を補正するようにした荷電制御形のイン
   クジエツト記録装置の位相整合装置において、前
   記コンデンサの充電回路の時定数を小、放電回路
   の時定数を大にするとともに、前記コンデンサの
   端子間に、このコンデンサの電荷を急速に放電す
   る半導体スイツチング素子を接続し、この半導体
   スイツチング素子をインク粒子分離位相探索用の
   帯電信号の位相シフトタイミングに同期させて周
   期的に導通させることにより前記コンデンサの電
   荷を急速に放電させるとともに、この放電直前の
   平滑された検知信号の２値化出力で、インク粒子
   の帯電状態を検出するように構成したことを特徴
   とするインクジエツト記録装置の位相整合装置。