JPS623310A - モ−タ加減速制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ステッピングモータやＤＣサーボモータの加
減速制御を行うためのモータ加減速制御装置に関するも
のである。

従来の技術 従来のモータ加減速制御装置において、ステッピングモ
ータやＤＣサーボモータの加減速制御を行うためには、
パルス発生部において、加減速パルス列を出力し、その
周波数に同期して、モータドライバ部を含む制御部によ
ってモータの動作を制御する方法が一般的であり、その
うちで、上記パルス発生部における加減速パルス列の発
生周波数を制御する方法としては、プログラム中のルー
プ処理によってソフトウェアタイマを構成する方法や、
ハードウェアによって要求される速度に応じた電圧発生
部と電圧制御発振回路とを構成することにより実現する
方法などがあった。

発明が解決しようとする問題点 しかしながら上記のパルス発生方式のうち、前者のソフ
トウェアタイマ方式においては、一般にパルス発生のた
めに、プログラム中で条件付ジャンプ命令が必要であシ
、従ってＣＰＵが上記条件付ジーンズ命令を実行するの
に要する時間が、パルス発生周期を変える最小単位とな
り、それ以上の高い分解能で、パルス発生周期を制御す
ることは不可能である。また後者の、ハードウェアによ
って、要求される速度に応じた電圧発生部と電圧制御発
振回路とを構成して発生パルスの周波数を制御する方式
では、複雑な回路構成を必要とするという問題点を有し
ていた。

本発明は上記問題点に鑑み、複雑な回路を構成すること
なく、従来のソフトウェアタイマ方式では実現できない
ような、高い分解能で制御された周波数のパルスを発生
することを可能とするパルス発生部を有するモータ加減
速制御装置を提供するものである。

問題点を解決するための手段 上記問題点を解決するために、本発明のモータ加減速制
御装置は、要求通りの動作を達成するために必要な周波
数のパルス列を発生させるパルス発生部に、マイクロプ
ロセッサと、このマイクロプロセッサのパルス発生プロ
グラムを記憶するためのプログラムメモリと、発生パル
ス数とジャンプアドレスとの対応テーブル（以下テーブ
ルと略す）等を記憶するデータメモリと、ＮＯＰ命令の
ようにそれ自体、実行時間以外には全体の処理に影響を
与えない命令（以下擬似命令と呼ぶ）領域を設定するた
めの擬似命令発生回路という構成を備えたものである。

作　　用 本発明は上記の手段によって、メモリ空間中のプログラ
ム領域の前に擬似命令領域を設け、プログラム中のカウ
ンタ値によって、データメモリ中のテーブルに従って擬
似命令領域中のアドレスを指定することによシ、マイク
ロプロセッサが処理する擬似命令数を変化させ、その処
理に要する時間間隔に応じた周波数でパルスを発生させ
る。マイクロプロセッサがＮＯＰ等の擬似命令を実行す
るのに要する時間は、先のソフトウェアタイマ方式にお
ける最小単位時間に比べ半分以下であり、従って上記ソ
フトウェアタイマ方式に比べて、よシ高い分解能で発生
パルスの周波数を制御することが可能となる。

実施例 以下に本発明の一実施例について、図面にもとづいて説
明する。第１図に本発明の一実施例におけるモータ加減
速制御装置の基本的な構成を示す。

第１図において、１は制御対象のモータ、２は本発明の
モータ加減速制御装置の本体部である。この本体部は３
〜６の回路よりなり、３はモータに要求通りの動作をさ
せるために必要な周波数のパルス列を発生させるパルス
発生部、４はパルス発入力部である。さらに上記パルス
発生部３は、６〜１ｏの回路を有し、６は本発明のモー
タ加減速制御装置２全体の動作の監視・制御等を司どる
マイクロプロセッサとしてのＣＰＵ部、７はプログラム
メモリ、８は擬似命令領域を設定するための擬似命令発
生回路、９はプログ２ム中のカウンタ値、すなわち発生
パルス数と、プログラムのジャンプアドレスとの対応テ
ーブル等を格納するデータメモリ、１０はアドレスデコ
ード回路である。

以下に上記構成の本実施例のモータ加減速制御装置にお
けるパルス発生部のパルス発生方法について説明する。

第２図は本実施例のパルス発生の処理手順を示す基本フ
ローチャートである。第２図に示す通シ基本的には、次
の５ステツプより成る。すなわち、 ■　擬似命令の実行 ■　加減速パルスの出力 ■　発生パルス数のカウント ■　カウンタ値に対応したジャンプアドレスのテーブル
からの取シ出し ■　テーブルから取り出したアドレスへのジャンプ これを第１図と関連づけて説明する。例として、制御対
象のモータ１の動作を第３図のように制御し、擬似命令
としては、ＮＯＰ命令を使用する。

まず、入力部５よシ加減速カーブのデータが入力され、
データメモリ９に記憶される、ＣＰＵ部６は入力された
加減速カーブのデータに従って、第４図に示すようなプ
ログラム中のカウンタ値とジャンプアドレスとの対応テ
ーブル（第４図中の数値は一例）をデータメモリ９中に
作成する。次に、移動パルス数等の移動指令が入力部６
より入力されると、第２図のフローチャートに示す手順
で、ＣＰＵ部６がプログラムメモリ７中のパルス発生プ
ログラムの実行を開始する。先に入力された加減速カー
ブとパルス数のデータによって、パルスを発生すると同
時にプログラム中のカウンタ値を増減しながら、テーブ
ル上でカウンタ値が示すアドレスヘジャンプするという
処理を繰り返す。

ＣＰＵ部６はプログラム領域と、擬似命令発生回路８に
よって設定されるＮＯＰ領域とを切り替えて指定するこ
とになるので、実際のメモリ空間の状態は第５図に示す
ように、プログラム領域の前にＮＯＰ領域が存在し、こ
のＮＯＰ領域の長さが変化することになる（第３図の例
では、第５図におけるＮＯＰ領域は、■−■−■の方向
に変化することになる）。従って、　１回のパルス発生
に際して、実際にＣＰＵ部６が処理する部分はこのＮＯ
Ｐ領域の先頭からプログラム領域の最後までとなり、こ
の処理時間の間隔に応じた周波数で、制御部４に対して
パルスが出力されることとなる。

発明の効果 以上のように本発明は、加減速くくルス列発生の周波数
管理にマイクロプロセッサの擬似命令処理時間を利用す
ることによシ、複雑な回路を構成することなく、通常の
ソフトウェアタイマ方式では実現できないような高い分
解能で、発生パルスの周波数を制御することが可能とな
る。

同時に、プログラムメモリ中に多数の擬似命令を実際に
設定するのではなく、プログラムメモリとは別に擬似命
令領域設定のだめの擬似命令発生回路を設け、マイクロ
プロセッサによって領域を切替えて指定することにより
、プログラムメモリの効率的な利用をはかることができ
る。

【図面の簡単な説明】

第１図は本発明の一実施例における基本構成図、第２図
は同実施例の動作を示す基本フローチャート図、第３図
は制御対象の動作を示す図、第４図はカウンタ値とジャ
ンプアドレスとの対応テーブルを示す図、第６図はメモ
リ空間の状態を示す図である。 ６・・・・・・ＣＰＵ部（マイクロプロセッサ）、７・
・・・・・プログラムメモリ、８・・・・・・擬似命令
発生回路、９・・・・・データメモリ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図

Claims (1)

【特許請求の範囲】
1. モータを要求する速度パターンで駆動するためのパルス
   列を発生するパルス発生部と、上記パルス発生部がパル
   スを発生するために必要な指令を入力するための入力部
   と、上記パルス発生部より入力されたパルス列に同期し
   てモータを制御する制御部とからなり、上記パルス発生
   部は、マイクロプロセッサと、このマイクロプロセッサ
   のためのパルス発生プログラムを記憶するためのプログ
   ラムメモリと、発生パルス数とジャンプアドレスとの対
   応テーブル等を記憶するためのデータメモリと、擬似命
   令領域を設定するための擬似命令発生回路とを有し、前
   記マイクロプロセッサが擬似命令を処理する時間間隔に
   対応した周波数でパルスの発生を制御する構成のモータ
   加減速制御装置。