JPS6233792B2 - - Google Patents
Info
- Publication number
- JPS6233792B2 JPS6233792B2 JP52028851A JP2885177A JPS6233792B2 JP S6233792 B2 JPS6233792 B2 JP S6233792B2 JP 52028851 A JP52028851 A JP 52028851A JP 2885177 A JP2885177 A JP 2885177A JP S6233792 B2 JPS6233792 B2 JP S6233792B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- circuit
- counter
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 7
- 238000001514 detection method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000011069 regeneration method Methods 0.000 description 5
- 230000008929 regeneration Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000012050 conventional carrier Substances 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Facsimile Transmission Control (AREA)
- Facsimile Image Signal Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明は搬送波作成方式に関して、従来PLL回
路等アナログ回路により構成されていたものを、
純デイジタル回路で構成し、IC化をはかり易く
することを目的とする。
路等アナログ回路により構成されていたものを、
純デイジタル回路で構成し、IC化をはかり易く
することを目的とする。
フアクシミリ信号の伝送方式において、受信側
で同期検波を行なう必要がある伝送方式、例えば
振幅変調の残留側波帯伝送方式等で伝送された場
合、受信側で搬送波を再生しなければならない。
第１図はフアクシミリ信号の変調波でａはブラン
キング信号、ｂは画信号である。従来の搬送波再
生方式を第２図を用いて説明する。１は受信信号
の入力端子、２はブランキング取出信号の入力端
子、３はブランキング信号取出回路、４は位相比
較器、５は低域フイルタ、６は電圧制御発振器、
７は再生搬送波出力端子である。入力端子１から
入力された受信信号、即ち第１図の波形は、入力
端子２からの信号によつてブランキング信号取出
回路によつてブランキング信号の期間だけ取出さ
れ、位相比較器４によつて電圧制御発振器６の発
振周波数との周波数と位相が比較され、その差に
応じた差信号電圧が生じ、低域フイルタ５を通し
て電圧制御発振器６の制御端子に加えられその周
波数、位相差がなくなる方向に電圧制御発振器６
の発振周波数が制御され、出力端子７からその発
振周波数が出力される様に、PLL回路を用いて構
成されている。この場合、搬送波再生回路をIC
化しようとする場合、位相比較器、電圧制御発振
器等が個々にIC化されるが、外付の部品が残
り、搬送波再生回路全体をIC化することは困難
であり、又PLL回路の安定性等にも問題点があ
る。
で同期検波を行なう必要がある伝送方式、例えば
振幅変調の残留側波帯伝送方式等で伝送された場
合、受信側で搬送波を再生しなければならない。
第１図はフアクシミリ信号の変調波でａはブラン
キング信号、ｂは画信号である。従来の搬送波再
生方式を第２図を用いて説明する。１は受信信号
の入力端子、２はブランキング取出信号の入力端
子、３はブランキング信号取出回路、４は位相比
較器、５は低域フイルタ、６は電圧制御発振器、
７は再生搬送波出力端子である。入力端子１から
入力された受信信号、即ち第１図の波形は、入力
端子２からの信号によつてブランキング信号取出
回路によつてブランキング信号の期間だけ取出さ
れ、位相比較器４によつて電圧制御発振器６の発
振周波数との周波数と位相が比較され、その差に
応じた差信号電圧が生じ、低域フイルタ５を通し
て電圧制御発振器６の制御端子に加えられその周
波数、位相差がなくなる方向に電圧制御発振器６
の発振周波数が制御され、出力端子７からその発
振周波数が出力される様に、PLL回路を用いて構
成されている。この場合、搬送波再生回路をIC
化しようとする場合、位相比較器、電圧制御発振
器等が個々にIC化されるが、外付の部品が残
り、搬送波再生回路全体をIC化することは困難
であり、又PLL回路の安定性等にも問題点があ
る。
本発明は上記従来技術に鑑み、純デイジタル回
路で構成した新規な搬送波作成方式を提供するも
のである。
路で構成した新規な搬送波作成方式を提供するも
のである。
以下本発明の詳細について図面とともに説明す
る。第３図は本発明の基本ブロツク図であり、第
４図に示すタイミングチヤートを用いて説明す
る。８は受信信号の入力端子で第１図の波形が入
力され９はゼロクロス点検出回路で入力端子８か
らの入力された波形を２値信号に変換する。第４
図のハは入力端子８の入力信号でニはゼロクロス
点検出回路９で２値信号に変換された波形であ
る。１０はブランキング取出信号の入力端子、１
１はブランキング信号処理回路で、その結果とし
て、信号ホ，ヘ及びヘが出力される。つまり、入
力端子１０の入力信号ロがＨレベルの期間ゼロク
ロス点検出回路９からの信号ニを取出し、その信
号の立上りおよび立下り点を検出し、それを（ｎ
＋１）個のパルスとして取出す（図４の信号
ホ）。更に、このパルスの１番目のものとｎ＋１
番目のものより、カウンターイネーブル信号へ及
びヘが生成される。第４図のロはブランキング取
出信号で、ホはｎ＝４とした場合のニの立上り、
立下りの検出波形である。ここでｎは周期を測定
するために抜き出したブランキング信号中の搬送
波の数を示すものであり、本実施例においては抜
き出された半周期の数を表している。１２は固定
発振器、１３はカウンタで、ゼロクロス点検出回
路９の信号の立上りおよび立下りが（ｎ−１）個
取出されている期間（信号ヘがハイレベル期
間）、固定発振器１２の出力をカウントし、その
期間が終わるとカウントをストツプしその結果を
記憶しておく。ヘはカウンタ１３がカウントを行
なう期間を示し、イは固定発振器１２の出力、ト
はカウンタ１３が固定発振器１２の出力をカウン
トする個数を示している。１４は除算器で、カウ
ンタ１３がカウントをストツプし記憶した数をｍ
とするとｍをｎで割り算し、その商ｋと余りｌと
を求める。
る。第３図は本発明の基本ブロツク図であり、第
４図に示すタイミングチヤートを用いて説明す
る。８は受信信号の入力端子で第１図の波形が入
力され９はゼロクロス点検出回路で入力端子８か
らの入力された波形を２値信号に変換する。第４
図のハは入力端子８の入力信号でニはゼロクロス
点検出回路９で２値信号に変換された波形であ
る。１０はブランキング取出信号の入力端子、１
１はブランキング信号処理回路で、その結果とし
て、信号ホ，ヘ及びヘが出力される。つまり、入
力端子１０の入力信号ロがＨレベルの期間ゼロク
ロス点検出回路９からの信号ニを取出し、その信
号の立上りおよび立下り点を検出し、それを（ｎ
＋１）個のパルスとして取出す（図４の信号
ホ）。更に、このパルスの１番目のものとｎ＋１
番目のものより、カウンターイネーブル信号へ及
びヘが生成される。第４図のロはブランキング取
出信号で、ホはｎ＝４とした場合のニの立上り、
立下りの検出波形である。ここでｎは周期を測定
するために抜き出したブランキング信号中の搬送
波の数を示すものであり、本実施例においては抜
き出された半周期の数を表している。１２は固定
発振器、１３はカウンタで、ゼロクロス点検出回
路９の信号の立上りおよび立下りが（ｎ−１）個
取出されている期間（信号ヘがハイレベル期
間）、固定発振器１２の出力をカウントし、その
期間が終わるとカウントをストツプしその結果を
記憶しておく。ヘはカウンタ１３がカウントを行
なう期間を示し、イは固定発振器１２の出力、ト
はカウンタ１３が固定発振器１２の出力をカウン
トする個数を示している。１４は除算器で、カウ
ンタ１３がカウントをストツプし記憶した数をｍ
とするとｍをｎで割り算し、その商ｋと余りｌと
を求める。
１５はカウンタでカウンタ１３がカウントを行
なつていない期間、すなわち、カウンタ１３で所
定期間、固定発振器１２の出力イをカウントし、
そのカウント結果ｍを記憶している時に、固定発
振器１２の出力イをカウントし、そのカウント内
容（現在のカウント値）を１８の遅延回路、１９
の切換回路に出力する。カウンタ１５は２０の一
致回路の出力チによりクリアされ、新たに固定発
振器１２の出力イをカウントし始める。信号ヘは
信号ヘの反転信号であつてヘのＨレベル期間はカ
ウンタ１５及びカウント１６がカウントを行なう
期間を示している。
なつていない期間、すなわち、カウンタ１３で所
定期間、固定発振器１２の出力イをカウントし、
そのカウント結果ｍを記憶している時に、固定発
振器１２の出力イをカウントし、そのカウント内
容（現在のカウント値）を１８の遅延回路、１９
の切換回路に出力する。カウンタ１５は２０の一
致回路の出力チによりクリアされ、新たに固定発
振器１２の出力イをカウントし始める。信号ヘは
信号ヘの反転信号であつてヘのＨレベル期間はカ
ウンタ１５及びカウント１６がカウントを行なう
期間を示している。
１６はカウンタで信号ヘのＬレベル期間クリア
され信号ヘのＨレベル期間、すなわち、カウンタ
１５が固定発振器１２の出力イをカウントしてい
る時、２０の一致回路の出力信号チを０からｎ−
１まで順にカウントするｎ進のカウンタである。
１７は余り補正回路で、除算器１４の余りｌとカ
ウンタ１６の内容（現在のカウント値）によつて
出力１あるいは０を出力する。余り補正回路１７
はカウンタ１６がカウントされるごとに出力信号
を変化させｎ回中ｌ回は出力１を残り（ｎ−ｌ）
回は出力０を出す。例えばカウンタ１６の内容が
０〜ｎ−ｌ−１までは０、ｎ−ｌ〜ｎ−１までは
１を出力する。１８は遅延回路で、カウンタ１５
の出力を固定発振器１２の１クロツク分遅延さす
回路である。すなわち、カウンタ１５のカウント
値が９である時は８を、カウント値10である時は
９を出力する。
され信号ヘのＨレベル期間、すなわち、カウンタ
１５が固定発振器１２の出力イをカウントしてい
る時、２０の一致回路の出力信号チを０からｎ−
１まで順にカウントするｎ進のカウンタである。
１７は余り補正回路で、除算器１４の余りｌとカ
ウンタ１６の内容（現在のカウント値）によつて
出力１あるいは０を出力する。余り補正回路１７
はカウンタ１６がカウントされるごとに出力信号
を変化させｎ回中ｌ回は出力１を残り（ｎ−ｌ）
回は出力０を出す。例えばカウンタ１６の内容が
０〜ｎ−ｌ−１までは０、ｎ−ｌ〜ｎ−１までは
１を出力する。１８は遅延回路で、カウンタ１５
の出力を固定発振器１２の１クロツク分遅延さす
回路である。すなわち、カウンタ１５のカウント
値が９である時は８を、カウント値10である時は
９を出力する。
１９は切換回路で余り補正回路１７の出力が１
の時はカウンタ１５の出力を１クロツク分遅延さ
せた方（遅延回路１８の出力）を、０の時はカウ
ンタ１５の出力をそのまま選択する回路である。
の時はカウンタ１５の出力を１クロツク分遅延さ
せた方（遅延回路１８の出力）を、０の時はカウ
ンタ１５の出力をそのまま選択する回路である。
２０は一致回路で切換回路１９の出力と除算器
１４での除算結果の商とが一致した時出力チを出
す回路であり、この出力によりカウンタ１５がク
リアされた新たに固定発振器１２の出力をカウン
トし始め、またこの出力によりカウンタ１６をカ
ウントアツプする。したがつて余り補正回路１７
の出力が０の時は固定発振器１２はｋ分周、出力
が１の時、１２は（ｋ＋１）分周される。チは、
ｎ＝４、ｍ＝39であるからｋ＝９、ｌ＝３で、カ
ウンタ１６の内容が１、２、３の時余り補正回路
１７の出力が１、カウンタ１６の内容が０の時余
り補正回路１７の出力が０とした場合の一致回路
２０の出力信号である。
１４での除算結果の商とが一致した時出力チを出
す回路であり、この出力によりカウンタ１５がク
リアされた新たに固定発振器１２の出力をカウン
トし始め、またこの出力によりカウンタ１６をカ
ウントアツプする。したがつて余り補正回路１７
の出力が０の時は固定発振器１２はｋ分周、出力
が１の時、１２は（ｋ＋１）分周される。チは、
ｎ＝４、ｍ＝39であるからｋ＝９、ｌ＝３で、カ
ウンタ１６の内容が１、２、３の時余り補正回路
１７の出力が１、カウンタ１６の内容が０の時余
り補正回路１７の出力が０とした場合の一致回路
２０の出力信号である。
即ち、本実施例においてはカウンタ１６のカウ
ント内容が０のときに余り補正回路１７は０を出
力し、したがつて、切換回路１９はカウンタ１５
の出力を選択する。一致回路２０は除算器１４の
商ｋ（＝９）とカウンタ１５の出力が一致したと
きパルスチを出力するので、カウンタ１５がカウ
ントｋ（＝９）のときにパルスチが出力される。
即ち固定発振器１２の出力イはｋ（＝９）分周さ
れる。次にカウンタ１６のカウント内容が１〜３
のときは余り補正回路１７は１を出力し、したが
つて、切換回路１９は遅延回路１８の出力を選択
する。遅延回路１８はカウンタ１５の１カウント
前のカウントを出力するので、カウンタ１５がカ
ウントｋ＋１（＝10）のときｋ（＝９）を出力
し、したがつて一致回路２０からパルスチが出力
されるのはカウンタ１５がｋ＋１カウントしたと
きである。即ち、固定発振器１２の出力イはｋ＋
１（＝10）分周される。２１はフリツプフロツプ
回路で構成され切換回路で信号ヘの期間は、信号
ホを、ヘの期間は一致回路２０の出力信号チを２
分の１した信号を作成する回路である。２２は再
生搬送波の出力端子である。図４のリは再生搬送
波の出力波形である。これをブランキング信号ご
とに繰り返し行なうとデユーテイがほとんど50：
50の再生搬送波が得られる。ここでｎ＝２i（ｉ
は自然数）となるようにｎを定めるとカウンタ１
３の記憶した内容が２進表示でＱjＱj-1……Ｑi…
…Q0であるとすると商はＱjＱj-1……Ｑi余りがＱ
i-1……Q0となり、１４の除算器は不要となる。
ント内容が０のときに余り補正回路１７は０を出
力し、したがつて、切換回路１９はカウンタ１５
の出力を選択する。一致回路２０は除算器１４の
商ｋ（＝９）とカウンタ１５の出力が一致したと
きパルスチを出力するので、カウンタ１５がカウ
ントｋ（＝９）のときにパルスチが出力される。
即ち固定発振器１２の出力イはｋ（＝９）分周さ
れる。次にカウンタ１６のカウント内容が１〜３
のときは余り補正回路１７は１を出力し、したが
つて、切換回路１９は遅延回路１８の出力を選択
する。遅延回路１８はカウンタ１５の１カウント
前のカウントを出力するので、カウンタ１５がカ
ウントｋ＋１（＝10）のときｋ（＝９）を出力
し、したがつて一致回路２０からパルスチが出力
されるのはカウンタ１５がｋ＋１カウントしたと
きである。即ち、固定発振器１２の出力イはｋ＋
１（＝10）分周される。２１はフリツプフロツプ
回路で構成され切換回路で信号ヘの期間は、信号
ホを、ヘの期間は一致回路２０の出力信号チを２
分の１した信号を作成する回路である。２２は再
生搬送波の出力端子である。図４のリは再生搬送
波の出力波形である。これをブランキング信号ご
とに繰り返し行なうとデユーテイがほとんど50：
50の再生搬送波が得られる。ここでｎ＝２i（ｉ
は自然数）となるようにｎを定めるとカウンタ１
３の記憶した内容が２進表示でＱjＱj-1……Ｑi…
…Q0であるとすると商はＱjＱj-1……Ｑi余りがＱ
i-1……Q0となり、１４の除算器は不要となる。
以上のような本発明の回路によれば、ゼロクロ
ス点検出回路以外はすべてデジタル方式で構成さ
れているから容易にIC化を計ることが出来る。
また本方式では入力信号の２倍の周波数をｎ周期
分取出し、ｎ周期間に存在する固定の発振器のク
ロツク数をカウントしているからｎ周期間に最大
１クロツク分のカウント誤差が生じる。搬送波を
2.1KHz、ブランキング信号の周波数を９Hzとし
32周期間をカウントすると、９Hz中に4.2KHz
（搬送波の２倍の周波数）の波の個数は約467
（１／９／１／４．２×１０３≒467）であり、測定結
果をくり返 し用いて再生した搬送波に対して最大４６７／３２≒15
ク ロツク分の誤差が生じる。再生搬送波の誤差をも
との搬送波の±３゜までとすると、固定発振器の
周波数はxMHzは方程式15×１／ｘ×１０６＝１／２．１
×１０３× ３／３６０を解くことによつて得られ、ｘ＝3.78MHzと なり、汎用のTTL回路でも十分組むことが出来
る。
ス点検出回路以外はすべてデジタル方式で構成さ
れているから容易にIC化を計ることが出来る。
また本方式では入力信号の２倍の周波数をｎ周期
分取出し、ｎ周期間に存在する固定の発振器のク
ロツク数をカウントしているからｎ周期間に最大
１クロツク分のカウント誤差が生じる。搬送波を
2.1KHz、ブランキング信号の周波数を９Hzとし
32周期間をカウントすると、９Hz中に4.2KHz
（搬送波の２倍の周波数）の波の個数は約467
（１／９／１／４．２×１０３≒467）であり、測定結
果をくり返 し用いて再生した搬送波に対して最大４６７／３２≒15
ク ロツク分の誤差が生じる。再生搬送波の誤差をも
との搬送波の±３゜までとすると、固定発振器の
周波数はxMHzは方程式15×１／ｘ×１０６＝１／２．１
×１０３× ３／３６０を解くことによつて得られ、ｘ＝3.78MHzと なり、汎用のTTL回路でも十分組むことが出来
る。
第１図は不連続信号波形図、第２図は従来の搬
送波再生方式のブロツク図、第３図は本発明の一
実施例の搬送波作成方式の基本ブロツク図、第４
図は第３図のタイミングチヤートである。 ８，１０……入力端子、９……ゼロクロス点検
出回路、１１……ブランキング信号処理回路、１
２……固定発振器、１３……カウンタ、１４……
除算器、１５，１６……カウンタ、１７……余り
補正回路、１８……遅延回路、１９，２１……切
換回路、２０……一致回路、２２……出力端子。
送波再生方式のブロツク図、第３図は本発明の一
実施例の搬送波作成方式の基本ブロツク図、第４
図は第３図のタイミングチヤートである。 ８，１０……入力端子、９……ゼロクロス点検
出回路、１１……ブランキング信号処理回路、１
２……固定発振器、１３……カウンタ、１４……
除算器、１５，１６……カウンタ、１７……余り
補正回路、１８……遅延回路、１９，２１……切
換回路、２０……一致回路、２２……出力端子。
Claims (1)
- １ 一定の周期でくり返し送出されてくる搬送波
の連続送出部分からその搬送波の周波数の２倍の
周波数の信号を作成する作成手段と、その２倍の
周波数信号のｎ波の期間に、内蔵する固定発振器
のクロツク数をカウントする手段と、前記カウン
トしたカウント結果を前記ｎで除算して商ｋと余
りｌを求める手段と、前記固定発振器のクロツク
を前記ｎ波の期間と等長の期間において（ｎ−
ｌ）回はｋ分周、残りｌ回は（ｋ＋１）分周する
分周器と前記固定発振器のクロツク数をカウント
期間中は前記作成手段の出力を、他の期間は前記
分周器の出力を選択する手段と、前記選択した信
号を２分周する手段を有し、送出されてくる搬送
波と同周波数、同位相の連続波を作成することを
特徴とする搬送波作成方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2885177A JPS53113461A (en) | 1977-03-15 | 1977-03-15 | Formation system for continuous wave |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2885177A JPS53113461A (en) | 1977-03-15 | 1977-03-15 | Formation system for continuous wave |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53113461A JPS53113461A (en) | 1978-10-03 |
| JPS6233792B2 true JPS6233792B2 (ja) | 1987-07-22 |
Family
ID=12259871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2885177A Granted JPS53113461A (en) | 1977-03-15 | 1977-03-15 | Formation system for continuous wave |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS53113461A (ja) |
-
1977
- 1977-03-15 JP JP2885177A patent/JPS53113461A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53113461A (en) | 1978-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960005207B1 (ko) | 디지탈적으로 제어된 위상폐쇄루프장치 | |
| JPH04356804A (ja) | デジタル信号合成方法及び装置 | |
| US5519444A (en) | Phase synchronizing loop apparatus for digital audio signals | |
| US6137332A (en) | Clock signal generator and data signal generator | |
| EP0378190B1 (en) | Digital phase locked loop | |
| KR920009012B1 (ko) | 자동주파수 제어회로 | |
| JPS6233792B2 (ja) | ||
| US4618830A (en) | PSK demodulator using asynchronous local oscillator | |
| JPS5920302B2 (ja) | パイロツト信号打消回路 | |
| US5850161A (en) | Digital FM demodulator using pulse generators | |
| US4415933A (en) | Carrier wave recovery circuit | |
| US6597403B1 (en) | System for generating horizontal synchronizing signal compatible with multi-scan | |
| JPS6098727A (ja) | 同期はずれ検出回路 | |
| JP2841935B2 (ja) | 位相復調器 | |
| JP3506287B2 (ja) | 周波数シンセサイザ及び周波数シンセサイズ方法 | |
| JP2863161B2 (ja) | 位相同期クロック信号発生装置 | |
| SU1587658A1 (ru) | Устройство дл приема сигналов фазовой телеграфии | |
| JPS6247030B2 (ja) | ||
| KR0150973B1 (ko) | 전압제어발진기의 발진주파수 제어장치 | |
| JP3019657B2 (ja) | 搬送波再生回路 | |
| JPS61142842A (ja) | 搬送波引込み補助方式 | |
| JP2000022534A (ja) | 周波数シンセサイザ | |
| JP2600668B2 (ja) | クロツク再生回路 | |
| JP2912680B2 (ja) | デジタル位相同期装置 | |
| SU817979A1 (ru) | Устройство дл управлени многофаз-НыМ иНВЕРТОРОМ |