JPS6234069A - 導通/絶縁試験機 - Google Patents

導通/絶縁試験機

Info

Publication number
JPS6234069A
JPS6234069A JP60173039A JP17303985A JPS6234069A JP S6234069 A JPS6234069 A JP S6234069A JP 60173039 A JP60173039 A JP 60173039A JP 17303985 A JP17303985 A JP 17303985A JP S6234069 A JPS6234069 A JP S6234069A
Authority
JP
Japan
Prior art keywords
bipolar transistor
continuity
switch circuit
insulation
points
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60173039A
Other languages
English (en)
Other versions
JPH0577030B2 (ja
Inventor
Tsuneo Yamaha
山羽 常雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi Electronics Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Electronics Engineering Co Ltd filed Critical Hitachi Electronics Engineering Co Ltd
Priority to JP60173039A priority Critical patent/JPS6234069A/ja
Publication of JPS6234069A publication Critical patent/JPS6234069A/ja
Publication of JPH0577030B2 publication Critical patent/JPH0577030B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Testing Relating To Insulation (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用骨IJfコ この発明は、導通/絶縁試験機(導通/絶縁テスター)
に関するものであり、特に印刷配線基板のパターンの導
通/絶縁試験を?fう試験機において、その/I01定
ポイント数を大きくしても精度がよく、比較的高電圧で
の絶縁試験が可能な導通試験機に関するものである。
[従来の技術] 印刷配線基板のパターンの導通状態や、各パターン間の
絶縁状態を試験する場合には、一般に、導通/絶縁試験
機が用いられている。
この試験機は、多(のスイッチ回路を有していて、その
スイッチング素子としては、ゲート・ソ−ス間のリーク
電流が少ないということで、MOSFETが使用されて
いる。
ところで、最近の傾向としては、絶縁試験電圧の高圧化
(例えばtoov程度)に伴ない、このスイッチ回路を
行うMOSFETにパワー型のMOSFETが使用され
るようになって来ている。
さて、印刷配線基板に対するパターンの絶縁試験にあっ
ては、一般に多くのパターンに対応してあらかじめピン
を接触させておき、所定のピンを選択し、選択されたピ
ンに対応するスイッチ回路を動作させて、パターン間の
電流値を測定するものが一般的であり、この測定電流値
と印加電圧値とからその間のリーク抵抗(絶縁抵抗)を
測定することが行われる。
第2図は、このような従来の印刷配線基板に対する導通
/絶縁試験機のスイッチ回路を中心とした原理的な説明
図である。
この回路において、各スイッチ回路は、MOSFETで
構成され、切換えスイッチ1をD接点側に切換えること
により導通試験機として動作し、Z接点側に切換えるこ
とにより絶縁試験機として動作する。
導通試験機としての動作は、まず、測定ポイントに対応
するMOSFETで構成されるスイッチ回路S/ + 
82 +  ’ ”+ St +  ” ”Snと、同
様な導通試験としてのスイッチ回路L7+L2+*・、
Ll、  ・・Lnとのうちで測定したいパターンTt
 + T2 +  ・・・l Tnに対応するスイッチ
回路がそれぞれ選択されて閉じられる。その結果、定電
流源2から切換えスイッチ1の1〕接点側を経て、選択
されたスイッチ回路81  (i=l〜nLピンP/ 
+ P2 + ” ”+ P+、* ”Pnのうちそれ
に対応するピンPI  (i=1〜n)に電流が供給さ
れ、対応するパターン71  (i=1〜rlL 対応
するピンPk  (k=l−n)、選択されたスイッチ
回路Lk  (k=1〜n)を経てアースへと電流が流
れる。このとき電流の一部は、SIに対応するスイッチ
回路R1を経て電圧計3へと流れ、電圧計からアースへ
と至る。
そこで、電圧計3によりこのときの電圧値が測定され、
定電流源2からの定電流値とこのときの測定′市川とか
ら選択されたパターンTIの導通状態(導通抵抗)が測
定される。
一方、絶縁試験機としての動作は、切換えスイッチ1を
2接点側に切換えて、測定ポイント(パターン間)に対
応するスイッチ回路81  (i=1〜n)と、同様な
絶縁試験機としてのスイッチ回路L1.L2.  ・・
t  Lk、e*Lnのうちからスイッチ回路Lk  
(k=1〜n)とがそれぞれ選択されて閉じられる。そ
の結果、定電圧源4から電流計5、切換えスイッチ1の
Z接点を経て、選択されたスイッチ回路St  (i=
1〜nL それに対応するピンPI  (i=1〜n)
に電流が供給され、対応するパターンTi  (i=1
〜n)、Tj  (j=1〜n)を経て、対応するピン
Pk  (k=1〜n ) T選択されたスイッチ回路
Lk  (k=1〜n)+ そしてアースへと電流が流
れる。そこで電流315によりこのときの電流値が測定
され、その電流値から選択されたパターン’l’i、T
j間の絶縁状態、例えばリーク抵抗r見の価が測定され
るものである。
[発明が解決しようとする問題点コ このような?l1ll定回路にあっては、測定すべきパ
ターンに対応してそれぞれに接触するピンがそれぞれ設
けられいるので、各スイッチ回路を介して測定回路から
各パターンへとリーク電流が流れてしまうことになる。
一般に、絶縁試験の場合にその測定抵抗値が10MΩ〜
100MΩとなってきており、測定される電流値は、1
測定ポイント当り、数μA〜10μA程度と非常に低い
電流値であるので、1つのスイッチ回路からのリークが
微小なものであっても、スイッチ回路の数が多くなれば
リークが多くなり、測定に及ぼす影響もそれだけ大きく
なる。しかも、パワーMO3FETでは1本当りのリー
ク電流値は、数百nAにもなって、その影響は大きい。
・方、最近では、IC,LSI等の電子部品の高密度化
に伴なって、これらの回路の接続を行う印刷配線基板に
おけるパターンの配線密度が高くなり、かつその7!l
11定ポイント数も数万、さらには6カ、7万ポイント
と次第に膨大な数に増加する傾向にある。
このような状態のドに印刷配線基板においてそのパター
ン間の絶縁試験を行う場合には、測定ポイント数の膨大
な増加は、各接触点を介して測定回路からパターンへの
リーク電流が加算されて増加して行くことを意味し、最
近のごとくパターン間の密度が増加すると、これに拍屯
をかけることになる。そして加えて隣接するパターンへ
の絶縁抵抗が低くなって、さらにリークが重畳されてく
る。そこで絶縁試験においては測定回路からのリークが
無視できないものとなる。
このようなことからリークの影響により誤測定が発生す
るi1能性が生じる。そこで、絶縁試験の場合における
測定回路は、特に、よりリークが少なく、より高精度の
ものが、要求される。
一方、マイクロコンピュータの制御による自動4!す定
や測定したデータを自動的に処理する場合などでは、測
定回路のリーク等の影響によって誤測定が発生すると、
信頼性は低下するばかりか、作業能率の低下をもまねく
。しかも高密度化された印刷配線基板に対するより精度
の高い測定とその自動的な処理についての要請は、今後
益々高くなる傾向にある。
ところで、パワーMO8FETを採用して、その測定ポ
イント数を増加し、配線数が多い、高密度の基板に対し
て絶縁試験をする試験機にあっては、そのソース−ドレ
イン間のリーク電流値が大きいという欠点があるので、
パワー型でない一般のMOSFETを使用することが考
えられる。しかしこれで高電圧の絶縁試験を行えるよう
にするには、電圧を分圧形態で受けて構成した場合、M
OSFETの使用数も多くなり、回路も複雑化すること
が考えられ、製作原価が高いばかりでなく、装置自体が
大型化して信頼性も低ドすることになりかねない。
そこで、この出願人は、このような最近の動向とこのよ
うな従来技術の問題点を解決し、より多くの接触点につ
いてより精度が高い絶縁試験が可能で、特に高密度な印
刷配線基板のパターン間の絶縁試験に適する絶縁試験機
として、バイポーラトランジスタによるスイッチ回路を
設けて、このバイポーラトランジスタを所定の定電流値
で駆動し、スイッチングさせて2点間に電流を流し、測
定電流値から11;1記の所定の定電流値を減算するこ
とにより2点間の電流値を得るという技術を提案し、先
に出願済みである。
しかしながら、このバイポーラトランジスタによるスイ
ッチ回路を使用した絶縁試験機を導通試験として動作を
させて使用し、導通試験を行う場合にあっては、バイポ
ーラトランジスタのコレクターエミッタ間の飽和電圧の
変動乃至ばらつきが導通試験の際の測定電圧に影響を与
えて、より精度の高い測定を行い難いという問題点があ
ることが判った。
[発明の目的コ この発明は、このような最近の動向と従来技術の問題点
及び先行技術の問題点等にかんがみてなされたものであ
って、このような問題点等を解決するとともに、より多
くの接触点についてより精度が高い導通試験が可能で、
しかも高密度な印刷配線基板のパターン間の絶縁試験に
も適する導通/絶縁試験機を提供することを[1的とす
る。
[問題点を解決する手段コ このような目的を達成し、前記の問題点を解決するこの
発明の導通/絶縁試験機の構成は、第1のバイポーラト
ランジスタをヒ流側のスイッチ回路とし、第2のバイポ
ーラトランジスタを下流側のスイッチ回路としてこれら
を直列に接続した回路を1組として、この組を複数個備
えていて、ある組の第1のバイポーラトランジスタと他
の組の第2のバイポーラトランジスタとを“ON”状態
にして、ある組の第1のバイポーラトランジスタから2
点間を経て前記他の組の第2のバイポーラトランジスタ
へと回路を形成し、ある組の第1のバイポーラトランジ
スタ側に接続される一方の点の7[i位を第3のバイポ
ーラトランジスタを介して計i’fflして導通試験を
行うものであって、第3のバイポーラトランジスタのベ
ース側及びエミッタfl+IIには、それぞれ定電流回
路が挿入されていて、この第3のバイポーラトランジス
タを定電流にて駆動するというものである。
さて、この発明者は、パワーMO8FETを採用して、
その測定ポイント数を増加し、配線数か多い、+771
密度の基板に対して絶縁試験をする試験機では、そのソ
ース−ドレイン間のリーク電流値が大きいという欠点が
あることに着目して、スイッチング素子としては、コレ
クターエミッタ間のリークが無視でき、コレクタ[株]
ベース間のリーク電流が、Icbo=lO〜50PA程
度と極めて少なく、比較的高い耐圧を持つバイポーラト
ランジスタを使用することを考えた。
以1−は、絶縁試験について着目したものであって、導
通試験の場合には、2点間に定電流源から電流を供給し
てその電圧又はそのうちの1点とリファレンス;U位と
の間の電圧をd−1定しなければならない。
そこで、先に述べたごとく、バイポーラトランジスタを
使用した場合には、これをスイッチングさせたときにそ
の“ON”状態におけるコレ4ターエミツタ間の飽和電
圧の変動乃至ばらつきが問題となる。
[作用コ このような変動及びばらつきによる影響をできるだけ排
除するために、前記のごとき構成を取るものである。す
なわち、バイポーラトランジスタを介して接触点の電位
を4111定するものであって、このことにより、この
バイポーラトランジスタのコレクターエミッタ間の飽和
電圧と下流側に位置するバイポーラトランジスタのコレ
クターエミッタ間の飽和電圧とを相殺する。
ところで、バイポーラトランジスタを介して接触点の電
位を測定するためにこれを定電圧ドライブでスイッチン
グすると、エミッタ側に配置される電圧計の電位がこの
バイポーラトランジスタのベース電位により固定されて
いまい、肝心の測定ができないとう問題を生じる。
そこで、この発明にあってはこのバイポーラトランジス
タを定電流駆動とし、さらに測定すべき2点間の電流値
に定電流を流すために、そのエミッタ側に定電流回路を
挿入しているものである。
したがって、印刷配線基板等のように測定ポイント数が
膨大な数ににる高密度な配線に対しても対応でき、より
精度の高い導通/絶縁試験が可能となる。
[実施例コ 以下、この発明の一実施例について図面を参照して1説
明する。
第1図は、この発明を適用した一実施例である印刷配線
基板に対する導通/絶縁試験機のスイッチ回路を中心と
した原理的な回路図である。なお、第2図に示すものと
同一のものは同一の符号で示す。
QIJ / l  QLI 2+  ” ”+  Q旧
、  1111.  QUnは、それぞれ定電圧源4か
らの電流に対して上流側に位置するPNP型のバイポー
ラトランジスタであって、第2図に見るスイッチ回路s
l、s2.  ・・、Sl、  ・・Snに対応するも
のである。一方、QL7.QL2t  ・11.  Q
Ll、  # *、  QLnは、それぞれ下流側に位
置するNPN型のバイポーラトランジスタであって、ス
イッチ回路L t +  L 21・・、Ll、  ・
・Lnに対応している。
そして、各バイポーラトランジスタQU/、QU21 
 ・・+  qUl、  @ @ I  g Unのエ
ミッタ側は、共通に切換えスイッチ1に接続されていて
、そのそれぞれのベース側は、アナログスイッチ回路1
0の対応する端子にそれぞれ接続されている。一方、各
バイポーラトランジスタQLl、QL2゜・・、 QL
I、  ・・、QLnのエミッタ側は、共通に定電圧源
4及び定電流源2のアース対応側に接続されていて、そ
のそれぞれのベース側は、所定の抵抗を介してデコーダ
11の対応する端子にそれぞれ接続されている。
そして、これら各バイポーラトランジスタQUl、QU
2.・・、QUl、・・、QUnのコレクタ側は、各バ
イポーラトランジスタQL/、QL2゜・・、  QL
I、  ・・、QLnのコレクタ側とそれぞれ接続され
ていて、その接続点には、それぞれP)。
P2.  ・・、Pl、・・Pnが接続されている。
また、QRt 、QR2,e拳、 Q’RI、  e拳
、QRnは、そのコレクタが、QL 7 、 QL 2
.  * *。
QLi+  ・*+  QLnと同様にQU7.QLI
2.s。
QUI、  ・・、QUnのコレクタに接続された下流
側に位置するN P N I!;”!のバイポーラトラ
ンジスタであって、スイッチ回路R7,R2,拳*、R
1゜・1Rnに対応している。
この各バイポーラトランジスタQR/、QR2・・、 
QRI、  拳・、QRnのベースは、アナログスイッ
チ回路12の対応する端子にそれぞれ接続されて、この
アナログスイッチ回路12を介して定電流源15に接続
されている。また、そのそれぞれのエミッタは、それぞ
れ共通に電圧計3に接続されるとともに、抵抗Rsを介
して定電流源16に接続されていている。そして各バイ
ポーラトランジスタQR1+ QR2+  −会、 Q
RI、  ・・、QRnのエミッタ側及びベース側は、
この定電流源16.15を介してそれぞれアースへと接
続されている。
ここに、抵抗Rsは、”OFF”状態にある他の回路の
バイポーラトランジスタQRj(j=1〜n)が順方向
にバイアスされて動作してしまうの、  を防ぐために
挿入したレベルシフト用の抵抗である。
一方、アナログスイッチ回路10及び12は、デコーダ
13からの選択制御信号に応じて、選択された対応する
スイッチを“ON”状態とする。
、  これら各アナログスイッチ回路10.12は、図
示するごとく、それぞれ一端が共通に接続されていて、
アナログスイッチ回路10の他端に当るそれぞれの入力
端子側は、各バイポーラトランジスタQo / s Q
U 2*  ” ”+ QIJL  ” 翳QUnのベ
ース側に接続され、11」記共通端子側は、定電流源1
4に接続され、アナログスイッチ回路12の他端に当る
それぞれの入力端子側、各バイポーラトランジスタQR
1,QR2,・・、 QRI、  ・−1QRnのベー
ス側に接続され、前記共通端子側は、定電流源15に接
続されている。
ここに、定電流[14は、各バイポーラトランジスタQ
U / + QU 29  @ @t QUI+  6
61 QUnのうちアナログスイッチ回路1oにより選
択されたあるバイポーラトランジスタQUI (i =
 1〜r1;ノヘースに7j[m(i+Hを流すもので
あって、この電mイIL[Iは、各バイポーラトランジ
スタQUI。
QU2.・・、QUl、・・、QUnを“ON″伏態と
してスイッチングするのに十分な値に設定されている。
また、定電流源15は、各バイポーラトランジスタQR
/、QR2,・・、Q旧、  11 ・、QRnのうち
、選択されたあるバイポーラトランジスタQ旧(i=1
〜n)に対応してアナログスイッチ回路12の対応する
位置のスイッチが“ON”となる。このことで、選択さ
れた対応のバイポーラトランジスタQRIのベースに定
電流(fl I bを流すものである。この電流値Ib
は、各バイポーラトランジスタQRt+ QR211+
14 c>Rf、68.QRn、  e *、 QUI
、  * *、 QIJnの1つを“ON”状態として
スイッチングするのに1・分な値に設定されている。そ
して定電流源16は、アナログスイッチ回路12の対応
する位置のスイッチが“”ON″となることで、前記選
択されたバイポーラトランジスタQR1のエミッタに定
電流値ieを流すものである。
−・方、デコーダ11.13は、それぞれ制御回路■7
からの制御信号に応じて制御されて、デコーダ13は、
選択すべき第1のピンpi  (i=1〜n、第1の接
触点)に対応する駆動信号をアナログスイッチ回路10
及び12に送出する。その結果、第1のピンPiに接続
される、選択されたあるバイポーラトランジスタQUI
 (i =lNn)及び選択された対応のバイポーラト
ランジスタQR1(i = 1〜n)をそれぞれ“ON
”状態とし、バイポーラトランジスタQRIのベースと
エミッタとにそれぞれIb、Ieの定電流が流されるこ
とになる。
デコーダ11は、選択すべき第2のピンPj  (j=
1〜n、i−!kj+第2の接触点)に対応するバイポ
ーラトランジスタQL/ T QL 2 、  ・・。
QLI、  gs *、 QLnのlっQLk(k=1
〜n)を“ON”状態とする駆動信号を対応するバイボ
ーラトランジスタQLkのベースに送出する。その結果
、選択された第2のピンPjに接続されるバイポーラト
ランジスタQLkが“ON”状態となる。
ここで、導通試験の場合において、定電流源2の電流値
をIcとすると、測定すべき2点間に流れる電流値ir
xは、次の式のごとくなる。
Irx=IC−Ie +Ib ここに、Icy  Icy  Ibは、それぞれ定電流
値であるので、測定すべき2点間に流れる電流値■rx
も定電流値となる。
ここで、測定すべき2点間の電圧値について考えてみる
と、バイポーラトランジスタQLkが“0Nll状態と
なっていることにより、第2のピンPjは、アース電位
に比べて、このバイポーラトランジスタQLkのコレク
ターエミッタ間の飽和電圧分たけ子方向へとシフトされ
ている。そこで第1のピンP1の電位もこの分だけ子方
向ヘシフトすることになる。しかし、電圧計3の接続さ
れた位置は、バイポーラトランジスタQRIのエミッタ
の後であるので、このバイポーラトランジスタQRIの
コレクターエミッタ間の飽和電圧分だけ一方向へとシフ
トされることになる。
その結果、バイポーラトランジスタQLkのコレクター
エミッタ間の飽和電圧分がバイポーラトランジスタQR
jのコレクターエミッタ間の飽和電圧分で相殺している
ことになる。したがって、電圧計3の測定値は、ピンp
i、Pj間の電圧にほぼ等しい値となる。
次に、その動作を説明する。
導通試験の場合には、まず、切換えスイッチ1の接続状
態をD接点側に切換える。そして導通試験をする所定の
ポイント番号を操作パネル(又はキーボード)18から
入力すると、その入力信号が制御回路17へと人力され
て、導通試験では、デコーダ13に、導通試験に対応す
る制御信号及び測定すべき2点間の第1のピンP1に対
応する選択制御信号が送出され、デコーダ11には、測
定すべき2点間の第2のピンPJに対応する選択制御(
5号が送出される。
その結果、デコーダ11.13でそれぞれの制御信1)
が選択駆動イ=号としてデコードされ、導通試験ではデ
コーダ13がアナログスイッチ回路lO及び12にこの
デコードされた選択駆動信号をそれぞれ送出する。
そこで、選択されたバイポーラトランジスタQ旧及びQ
RlとバイポーラトランジスタQLkとを“ON”状態
にする(L  k=1〜n、1nk)。
例えば、今仮にピンP2.PJ  (回路は図示せず)
に接触しているあるパターンTjの導通抵抗を測定する
場合を考えたとする。
この場合には、アナログスイッチ回路10及び12にお
いてバイポーラトランジスタQU2及びQR2のそれぞ
れのベースに接続されたスイッチが“ON”状態となる
制御信号がデコーダ13からアナログスイッチ回路10
及び12に送出されることになる。−・方、デコーダI
Iからは、バイポーラトランジスタQLJ(図示せず)
を“ON”状態とする制御信号が発生して、そのベース
に送出される。
その結果、電圧計3で測定される電圧Vは、ピンP2.
PJに接触しているパターンの導通抵抗rxに対する電
圧面F値とほぼ等しくなり、このとき導通抵抗rxに流
れる電流1rxは、次の式で求めることができる。
Irx=Ic −Ie +Ib −I そこで、求める抵抗値rxは、 rx =V/ (Ic−Ie +Ib−I)の式により
求めることができる。なお、■は電圧計3の測定値であ
る。
ここで、選択されたバイポーラトランジスタQU2は、
必ずしも定電流駆動する必要はなく、定電圧駆動による
場合には、上記式において、■=0として抵抗値rxを
算出すればよい。
以−ヒは、導通試験の場合である。
次に絶縁試験の動作について説明する。
絶縁試験の場合には、まず、切換えスイッチlの接続状
態をZ接点側に切換える。そして絶縁試験をする所定の
ポイント番号を操作パネル(又はキーボード)18から
人力すると、その人力信号が制御回路17へと入力され
て、絶縁試験では、デコーダ13には、絶縁試験に対応
する制御信号及びi[I+定すべき2点間の第1のピン
PIに対応する選択制御信号が送出され、デコーダ11
には、測定すべき2点間の第2のピンPJに対応する選
択制御信号が送出される。
その結果、デコーダ11.13でそれぞれの制御信号が
選択駆動信号としてデコードされ、絶縁試験ではデコー
ダ13がアナログスイッチ回路IOにこのデコードされ
た選択駆動信号を送出する。
なお、この場合には、アナログスイッチ回路12には選
択駆動信号が送出されず、この回路は動作しない。
その結果、選択されたバイポーラトランジスタQ旧とバ
イポーラトランジスタQLkとを“ON”状態にする(
i+  k=l 〜nl  i≠k)。
先と同様に、今仮にビンP2.PJ(回路は図示せず)
に接触しているそれぞれのパターン間の絶縁抵抗ryを
測定するものとする。
そこで、アナログスイッチ回路10においてバイポーラ
トランジスタQU2のベースに接続されたスイッチが“
ON”状態となる制御信号がデコーダ13からアナログ
スイッチ回路lOに送出され、デコーダ11からは、バ
イポーラトランジスタQL3 (図示せず)を“ON”
状態とする制御信号が発生して、そのベースに送出され
ることになる。なお、この場合には、バイポーラトラン
ジスタQR2は、”ON”とはならない。
その結果、電流計5に流れる電流は、ビンP2゜P3に
接続されたパターン間の絶縁抵抗ryに対する電流値と
定電流源14の電流値Iとの和となる。
したがって、測定すべき絶縁抵抗ryは、バイポーラト
ランジスタQ U 2 * Q L Jの飽和電圧を無
視するとすれば、定電圧源4の電圧をVOとし、電流計
5の読みをIsとすると、ry=Vo/(Is−I)と
して得られる。そして、このときスイッチング動作して
いない他のバイポーラトランジスタQU t 、  ・
・、Q旧 * * 、 Q Un、 Q L / tQ
L 2 *  ” ” + QLI+  ” ” + 
 QLn等からのリークは非常に少ないのでこの測定に
悪影響を及ぼすことはない。
ところで、バイポーラトランジスタは、コレクタ・ベー
ス間のリーク電流が、Icbo=10〜50pA程度と
極めて少ないということから、パターンへのリークを最
小限に抑えるのに川に有効であるばかりでなく、−・股
にパワーMO8FETより、その形状は、小型であって
、安価である。そこで配線密度が高い印刷配線基板のよ
うに測定ポイントが多いものの場合には、その使用スイ
ッチ回路数が多くなることから、バイポーラトランジス
タの使用が、装置の小型化に貢献するのみならず、安価
な装置を提供できる利点がある。しかも計算により71
1+1定値を求めることができることからその処理が効
率的なものとなり、自動的な処理に適する。
以−L説明して来たが、このように上流側、上流側のす
べてのスイッチ回路をバイポーラトランジスタとして構
成すれば、小型でかつよりリークが少なく、精度の高い
導通/絶縁試験機を実現できる。
また、実施例では、バイポーラトランジスタとしてPN
P型とNPN型とを組合わせて相補形態で使用している
が、必ずしもこのような形態によることはなく、PNP
型とNPN型の一方だけであってもよい。
さらに、実施例にあっては、側御回路とデコーダとを別
々の回路構成としているが、これらは一体的に構成され
てもよく、デコーダを用いずに選択信号を発生させるこ
ともできる。
実施例の回路形式は、原理的なものを示す一例であって
、バイポーラトランジスタを使用してスイッチングさせ
て、スイッチ回路として使用する範囲でのその使用形態
や構成の仕方は自由に設計し、変更できるところである
また、実施例では、印刷配線基板のパターンの測定を中
心に説明しているが、東線の導通/絶縁検査をはじめと
し、バックボードの布線等、各種の導通/絶縁検査の測
定回路に対して適用できるものであって、この発明は、
実施例で示す印刷配線基板のパターンの絶縁試験に限定
されるものではない。
[発明の効果] 以[−の説明から理解できるように、この発明にあって
は、第1のバイポーラトランジスタを上流側のスイッチ
回路とし、第2のバイポーラトランジスタをド流側のス
イッチ回路としてこれらを直列に接続した回路を1組と
して、この組を複数個備えていて、ある組の第1のバイ
ポーラトランジスタと他の組の第2のバイポーラトラン
ジスタとを“ON”状態にして、ある組の第1のバイポ
ーラトランジスタから2点間を経て前記他の組の第2の
バイポーラトランジスタへと回路を形成し、ある組の第
1のバイポーラトランジスタ側に接続される一方の点の
電位を第3のバイポーラトランジスタを介して計測して
導通試験を行うものであって、第3のバイポーラトラン
ジスタのベース側及びエミッタ側には、それぞれ定電流
回路が挿入されていて、この第3のバイポーラトランジ
スタを定電流にて駆動するというものであるので、導通
試験の際に電圧計を接続するスイッチング動作ヲ行ウバ
イポーラトランジスタのコレクターエミッタ間の飽和電
圧と下流側に位置するバイポーラトランジスタのコレク
ターエミッタ間の飽和電圧とを相殺した状態で導通試験
の際の2点間のより重鐘な電圧を測定することができる
したがって、印刷配線基板等のように測定ポイント数が
膨大な数に上る高密度な配線に対しても対応でき、より
精度の高い導通/絶縁試験が可能になる。
【図面の簡単な説明】
第1図は、この発明を適用した一実施例の印刷配線基板
に対する導通/絶縁試験機のスイッチ回路を中心とした
原理的な回路図、第2図は、従来の印刷配線基板に対す
る導通/絶縁試験機のスイッチ回路中心とした原理的な
説明図である。 1は切換えスイッチ、2,14,15.18は定電流源
、3は電圧計、4は定電圧源、5は電流計、to、12
はアナログスイッチ回路、11゜13はデコーダ、17
は制御回路、 18は操作パネル(キーボード)、QUl、QU2.Q
UI−QUn、QLt、QL2.QLI* QLn、 
QR1、QR2、QRI、 QRnはそれぞれバイポー
ラトランジスタ、S/ −32−S I r  Sn、
R/ + R21R1,Rn+  L/ * L29 
LITLnはMOSFETのスイッチ回路sPz、P2
、PI、Pnはピンである。

Claims (1)

    【特許請求の範囲】
  1. (1)少なくとも2点間に電圧源から電流を供給し、こ
    れら2点間に流れる電流値を測定して、これら2点間の
    絶縁試験を行い、かつ前記2点間に定電流源から電流を
    供給し、その電圧又はそのうちの1点とリファレンス電
    位との間の電圧を測定して導通試験を行う導通/絶縁試
    験機において、第1のバイポーラトランジスタを上流側
    のスイッチ回路とし、第2のバイポーラトランジスタを
    下流側のスイッチ回路としてこれらを直列に接続した回
    路を1組として、この組を複数個備え、ある組の第1の
    バイポーラトランジスタと他の組の第2のバイポーラト
    ランジスタとを“ON”状態にして、前記ある組の第1
    のバイポーラトランジスタから前記2点間を経て前記他
    の組の第2のバイポーラトランジスタへと回路を形成し
    、前記ある組の第1のバイポーラトランジスタ側に接続
    される一方の点の電位を第3のバイポーラトランジスタ
    を介して計測して前記導通試験を行うものであって、第
    3のバイポーラトランジスタのベース側及びエミッタ側
    には、それぞれ定電流回路が挿入されていて、この第3
    のバイポーラトランジスタを定電流にて駆動することを
    特徴とする導通/絶縁試験機。
JP60173039A 1985-08-06 1985-08-06 導通/絶縁試験機 Granted JPS6234069A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60173039A JPS6234069A (ja) 1985-08-06 1985-08-06 導通/絶縁試験機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60173039A JPS6234069A (ja) 1985-08-06 1985-08-06 導通/絶縁試験機

Publications (2)

Publication Number Publication Date
JPS6234069A true JPS6234069A (ja) 1987-02-14
JPH0577030B2 JPH0577030B2 (ja) 1993-10-25

Family

ID=15953069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60173039A Granted JPS6234069A (ja) 1985-08-06 1985-08-06 導通/絶縁試験機

Country Status (1)

Country Link
JP (1) JPS6234069A (ja)

Also Published As

Publication number Publication date
JPH0577030B2 (ja) 1993-10-25

Similar Documents

Publication Publication Date Title
US5508631A (en) Semiconductor test chip with on wafer switching matrix
JPH06160457A (ja) 回路板試験装置
CN102955125A (zh) 集成电路
JPH01250077A (ja) 回路ボードと試験治具間の接続性を確認する方法およびその装置
US4578637A (en) Continuity/leakage tester for electronic circuits
US5101152A (en) Integrated circuit transfer test device system utilizing lateral transistors
JP3132927B2 (ja) 半導体チップの検査方法
US7795897B1 (en) Test apparatus and driver circuit
CN220552940U (zh) 芯片测试电路及测试系统
JPH0577030B2 (ja)
JPS61126478A (ja) 絶縁試験機
JPH0554631B2 (ja)
JP3332120B2 (ja) 検査回路および検査方法
US3370233A (en) Test apparatus for determining beta and leakage current of an in-circuit or out-of-circuit transistor
WO2022074952A1 (ja) 半導体試験装置および半導体試験方法
US7940059B2 (en) Method for testing H-bridge
CN223565821U (zh) 通用老化板及测试系统
JP3599988B2 (ja) 電子デバイスへの負荷電流出力回路およびicテスタ
KR100668250B1 (ko) 출력 신호 레벨을 스위칭하는 트리스테이트 회로 및 방법
EP0216276B1 (en) Semiconductor logic tester with fast-recovery power supply
JP2691182B2 (ja) 集積回路のラッチアップ測定方法
JPH06308184A (ja) 基板絶縁試験における浮遊電荷排出方法
EP0709687A2 (en) An apparatus for testing the quality of the logic levels of a digital signal
JP2552753Y2 (ja) 回路基板検査装置のガーディング回路
JPS62159061A (ja) 導通/絶縁試験機