JPS6234496A - 終端回路 - Google Patents
終端回路Info
- Publication number
- JPS6234496A JPS6234496A JP17319185A JP17319185A JPS6234496A JP S6234496 A JPS6234496 A JP S6234496A JP 17319185 A JP17319185 A JP 17319185A JP 17319185 A JP17319185 A JP 17319185A JP S6234496 A JPS6234496 A JP S6234496A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- digital filter
- filter
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Interface Circuits In Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は加入者回路におけるディジタル信号処理（ＤＳ
Ｐ ）による終端回路に関する。
Ｐ ）による終端回路に関する。
（従来の技術）
プロセス技術の微細化に伴い、アナログ機能のディジタ
ル処理化が盛んに進められている。加入者回路にディジ
タル信号処理（ＤＳＰ ）技術を適用することによシ、
ＬＳＩの高集積化、汎用化、信頼性、安定性の向上と、
外付は受動部品の吸収及びその精度緩和が期待できた。
ル処理化が盛んに進められている。加入者回路にディジ
タル信号処理（ＤＳＰ ）技術を適用することによシ、
ＬＳＩの高集積化、汎用化、信頼性、安定性の向上と、
外付は受動部品の吸収及びその精度緩和が期待できた。
第１図において、終端インピーダンス（ｚＸＮ）はディ
ジタルフィルタ（ＤＦ）部の伝達関数をＨＤ差動増幅回
路の利得をＡ、２線出力回路の変換コンダクタンスをｇ
ｍとすれば（１）式で与えられる。
ジタルフィルタ（ＤＦ）部の伝達関数をＨＤ差動増幅回
路の利得をＡ、２線出力回路の変換コンダクタンスをｇ
ｍとすれば（１）式で与えられる。
ｚ、Ｎ＝１７（ｇｍ−Ａ−ＨＤ−ｅ−ｊｏｔｄ）（１）
ｔｄはＡＤ変換器、ブレ・ポストフィルタ等による信号
遅延である。
ｔｄはＡＤ変換器、ブレ・ポストフィルタ等による信号
遅延である。
表お上述の従来のＤＳＰによる加入者終端回路として、
ディジタル回路とアナログ回路を併用したものが、昭和
５８年度電子通信学会半導体材料部門全国大会講演論文
集Ａ ２１３、前田洋−他、ｒ ＤＳＰ技術を用いた加
入者回路用終端回路の構成」に示されている。
ディジタル回路とアナログ回路を併用したものが、昭和
５８年度電子通信学会半導体材料部門全国大会講演論文
集Ａ ２１３、前田洋−他、ｒ ＤＳＰ技術を用いた加
入者回路用終端回路の構成」に示されている。
（発明が解決しようとする問題点）
しかしながら、ＤＳＰ化する場合、次式で与えられるよ
うに、このｔ、による不整合減衰量の劣化が無視できな
くなる。
うに、このｔ、による不整合減衰量の劣化が無視できな
くなる。
不整合減衰量２２ｄＢを確保するためには、ｔ、≦７μ
式とな、Ｑ ＤＳＰ部の高速化が要求される。又アナロ
グ回路の併用は回路の集積化の点で好ましくない。
式とな、Ｑ ＤＳＰ部の高速化が要求される。又アナロ
グ回路の併用は回路の集積化の点で好ましくない。
本発明は、以上述べたＤＳＰの高速化しなければならな
いという問題点をなくし規定の不整合減衰量を満足させ
る回路をディジタル回路により提供することを目的とす
る。
いという問題点をなくし規定の不整合減衰量を満足させ
る回路をディジタル回路により提供することを目的とす
る。
（問題点を解決するための手段）
前記目的を達成するための本発明の特徴は、入力端子に
接続される増幅回路と、その出力にプレフィルタ及びの
変換器を介して接続されるディジタルフィルタと、該デ
ィジタルフィルタの出力をＤ／Ａ変換器及びポストフィ
ルタを介して前記入力端子に接続する変換コンダクタン
ス回路とを有する終端回路において、前記ディジタルフ
ィルタの入力部又は出力部に信号遅延時間に応じて信号
の予測を行なう信号予測回路がもうけられる終端回路に
ある。
接続される増幅回路と、その出力にプレフィルタ及びの
変換器を介して接続されるディジタルフィルタと、該デ
ィジタルフィルタの出力をＤ／Ａ変換器及びポストフィ
ルタを介して前記入力端子に接続する変換コンダクタン
ス回路とを有する終端回路において、前記ディジタルフ
ィルタの入力部又は出力部に信号遅延時間に応じて信号
の予測を行なう信号予測回路がもうけられる終端回路に
ある。
（作 用）
本発明によると信号遅延ｔ、が信号予測回路により補償
される。従って、動作速度の遅い（信号遅延の大きな）
回路を用いても大きな不整合減衰量を得ることができ、
本発明の上記目的が達成される。
される。従って、動作速度の遅い（信号遅延の大きな）
回路を用いても大きな不整合減衰量を得ることができ、
本発明の上記目的が達成される。
（実施例）
第１図は本発明の実施例を示し、１は差動入力を有する
増幅回路、２は差動出力を有する変換コンダクタンス回
路、３はディジタルフィルタ、４は予測フィルタ、ｌＯ
はプレフィルタ、１２Ｈい変換器、１４はポストフィル
タ、１６はｍへ変換器である。
増幅回路、２は差動出力を有する変換コンダクタンス回
路、３はディジタルフィルタ、４は予測フィルタ、ｌＯ
はプレフィルタ、１２Ｈい変換器、１４はポストフィル
タ、１６はｍへ変換器である。
加入者回路の入出力部は一般に差動回路で構成されるた
め、本実施例の増幅回路及び変換コンダクタンス回路も
差動構成の場合について示している。
め、本実施例の増幅回路及び変換コンダクタンス回路も
差動構成の場合について示している。
第１図の構成の、従来の技術（第３図）に対する特徴は
、ディジタルフィルタ３の後に時間遅れ分を補償する信
号予測回路４が挿入されることにある。この様な手段は
予測誤差分が遅延による誤差分より小であれば有効であ
る◎ 信号の予測は信号の自己相関を利用して可能となる。
、ディジタルフィルタ３の後に時間遅れ分を補償する信
号予測回路４が挿入されることにある。この様な手段は
予測誤差分が遅延による誤差分より小であれば有効であ
る◎ 信号の予測は信号の自己相関を利用して可能となる。
第２図は、時刻ｔ にΔを後の値を予測する場合、Δを
前の時刻１ｎ−４の信号値へ−１を利用して１次の信号
値予測を行なう場合である。
前の時刻１ｎ−４の信号値へ−１を利用して１次の信号
値予測を行なう場合である。
予測値ｖｎ＋、′に対し実際の値がｖｎ−Ｈであればそ
の差δが予測誤差である。予測誤差δは信号の性質（自
己相関）によるが、帯域制限された状態では、急激な波
形の変化はないため、予測機能がないときの誤差にくら
べ、少なくすることができる。
の差δが予測誤差である。予測誤差δは信号の性質（自
己相関）によるが、帯域制限された状態では、急激な波
形の変化はないため、予測機能がないときの誤差にくら
べ、少なくすることができる。
帯域幅が一定以下の信号成分の立上シ時間ｔ は一般に
帯域幅ｆと立ち上シ時間１ｒの関係として知られている
式で与えられる。すなわちＡを定数とすると立上シ時間
ｔｒはＣｔｒ＝ａ／ｆ〕で表わされ帯域幅に反比例する
。
帯域幅ｆと立ち上シ時間１ｒの関係として知られている
式で与えられる。すなわちＡを定数とすると立上シ時間
ｔｒはＣｔｒ＝ａ／ｆ〕で表わされ帯域幅に反比例する
。
（発明の効果）
以上、詳細に説明したとおシ本発明によると信号予測回
路によシ時間遅れ分を補償するので全ディジタル回路に
よシ、不整合減衰量の高い終端回路を構成することがで
きる。
路によシ時間遅れ分を補償するので全ディジタル回路に
よシ、不整合減衰量の高い終端回路を構成することがで
きる。
第１図は本発明による終端回路のブロック図、第２図は
本発明の動作説明図、第３図は従来の終端回路のブロッ
ク図である。 １・・・差動増幅回路（利得Ａ）、２・・・変換コンダ
クタンス回路（変換コンダクタンスｇｍ）、３・・・デ
ィジタルフィルタ（伝達関数ＨＤ）、４・・・予測回路
。
本発明の動作説明図、第３図は従来の終端回路のブロッ
ク図である。 １・・・差動増幅回路（利得Ａ）、２・・・変換コンダ
クタンス回路（変換コンダクタンスｇｍ）、３・・・デ
ィジタルフィルタ（伝達関数ＨＤ）、４・・・予測回路
。
Claims (1)
- 入力端子に接続される増幅回路と、その出力にプレフィ
ルタ及びＡ／Ｄ変換器を介して接続されるディジタルフ
ィルタと、該ディジタルフィルタの出力をＤ／Ａ変換器
及びポストフィルタを介して前記入力端子に接続する変
換コンダクタンス回路とを有する終端回路において、前
記ディジタルフィルタの入力部又は出力部に信号遅延時
間に応じて信号の予測を行なう信号予測回路がもうけら
れることを特徴とする終端回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17319185A JPS6234496A (ja) | 1985-08-08 | 1985-08-08 | 終端回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17319185A JPS6234496A (ja) | 1985-08-08 | 1985-08-08 | 終端回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6234496A true JPS6234496A (ja) | 1987-02-14 |
Family
ID=15955780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17319185A Pending JPS6234496A (ja) | 1985-08-08 | 1985-08-08 | 終端回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6234496A (ja) |
-
1985
- 1985-08-08 JP JP17319185A patent/JPS6234496A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4835482A (en) | Semiconductor integrated circuit forming a switched capacitor filter | |
| JP3483565B2 (ja) | 複数の入力信号を積分する方法および装置 | |
| EP0388958A2 (en) | Gain/phase compensation circuit for use in servo control system of optical disk device | |
| EP0015343B1 (en) | Switched capaciter filter and method of making same | |
| JPH0159767B2 (ja) | ||
| JPS6234496A (ja) | 終端回路 | |
| JPS6017119B2 (ja) | 人工残響装置 | |
| US4635119A (en) | Integrated circuit of a digital filter for the luminance channel of a color-television receiver | |
| US5446728A (en) | Method and arrangement for use in the elimination of echoes in a subscriber line circuit | |
| JPS6333007A (ja) | 第二種フイルタ回路 | |
| JP2002528989A (ja) | シグマ・デルタ変調器内のアナログ・デジタル変換器のための遅延補償 | |
| KR100186796B1 (ko) | 필터 회로 | |
| US5473697A (en) | Echo generating apparatus | |
| JPS6210043B2 (ja) | ||
| JPH06338759A (ja) | フィルタ回路 | |
| JPS6262099B2 (ja) | ||
| JPS6342884B2 (ja) | ||
| JPS60130209A (ja) | 二端子インピ−ダンス回路 | |
| JPH0348716B2 (ja) | ||
| JPS637488B2 (ja) | ||
| JPS6230544B2 (ja) | ||
| JPH05304439A (ja) | 遅延回路 | |
| JPH04207229A (ja) | Ａ／ｄ変換装置 | |
| JPS6221316A (ja) | フイルタ回路 | |
| JPH05335887A (ja) | インピーダンス合成回路 |