JPS6235512A - 半導体単結晶薄膜の製造方法 - Google Patents
半導体単結晶薄膜の製造方法Info
- Publication number
- JPS6235512A JPS6235512A JP17405485A JP17405485A JPS6235512A JP S6235512 A JPS6235512 A JP S6235512A JP 17405485 A JP17405485 A JP 17405485A JP 17405485 A JP17405485 A JP 17405485A JP S6235512 A JPS6235512 A JP S6235512A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- substrate
- semiconductor
- film
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 239000010409 thin film Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 21
- 239000010703 silicon Substances 0.000 claims abstract description 21
- 238000000151 deposition Methods 0.000 claims abstract description 12
- 239000007790 solid phase Substances 0.000 claims abstract description 12
- 239000010408 film Substances 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 32
- 230000008021 deposition Effects 0.000 claims description 8
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 239000012535 impurity Substances 0.000 abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 13
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 9
- 238000000137 annealing Methods 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract description 7
- 239000000203 mixture Substances 0.000 abstract 1
- 238000011109 contamination Methods 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 238000010348 incorporation Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 238000004320 controlled atmosphere Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体単結晶薄膜の製造方法に係りを成長さ
せるには、気相成長法が一般的に用いられてきた。例え
ば、シリコン基板上へのシリコン？ 薄膜エピタキシャル成長の場合、５ｉＣｆｆｉ＋ガス菩
ソースガスとして、シリコンｌｆｉ！を〜１２００５．
（ｌ ［”Ｃ］中で堆積させている。この場合、１２００［’
Ｃ］と云うかなりの高温での熱処理を行うので、シリコ
ン基板とシリコン薄膜との界面に不純物分布のだれを生
じる。そこで、エピタキシャル成長温度を下げるために
、５ｉＨ２Ｃｎ２ガス或いはＳ ｉ Ｈ４ガスを用いた
気相成長法が検討されている。しかし、これらのガスを
用いたとしても、９００〜９５０［’Ｃ］が低温の限度
になっており、不純物のだれを確実に防止することは困
難である。
せるには、気相成長法が一般的に用いられてきた。例え
ば、シリコン基板上へのシリコン？ 薄膜エピタキシャル成長の場合、５ｉＣｆｆｉ＋ガス菩
ソースガスとして、シリコンｌｆｉ！を〜１２００５．
（ｌ ［”Ｃ］中で堆積させている。この場合、１２００［’
Ｃ］と云うかなりの高温での熱処理を行うので、シリコ
ン基板とシリコン薄膜との界面に不純物分布のだれを生
じる。そこで、エピタキシャル成長温度を下げるために
、５ｉＨ２Ｃｎ２ガス或いはＳ ｉ Ｈ４ガスを用いた
気相成長法が検討されている。しかし、これらのガスを
用いたとしても、９００〜９５０［’Ｃ］が低温の限度
になっており、不純物のだれを確実に防止することは困
難である。
一方、ＬＳＩでは、各素子の寸法がさらに小さくなって
いくため、エピタキシャル成長層の薄膜化及びその界面
での不純物分布のだれの解消が必須であり、そのために
はエピタキシャル成長温度のより低温化及び単時間熱処
理化が指向されている。
いくため、エピタキシャル成長層の薄膜化及びその界面
での不純物分布のだれの解消が必須であり、そのために
はエピタキシャル成長温度のより低温化及び単時間熱処
理化が指向されている。
これに対し近年、非晶質シリコン膜を固相エピタキシャ
ル成長させる方法が盛んに検討されている。この方法を
用いれば、炉熱処理温度５５０〜６００［”Ｃ］でシリ
コンエピタキシャル成長層を一得ることが可能であると
共に、固相エピタキシャル成長の熱源としてエネルギー
ビームを用いると、極めて単時間で非晶質層が単結晶化
される。即ち、固相エピタキシャル成長法により、上記
要求を満たすことが可能であり、極めて有力な方法とな
っている。
ル成長させる方法が盛んに検討されている。この方法を
用いれば、炉熱処理温度５５０〜６００［”Ｃ］でシリ
コンエピタキシャル成長層を一得ることが可能であると
共に、固相エピタキシャル成長の熱源としてエネルギー
ビームを用いると、極めて単時間で非晶質層が単結晶化
される。即ち、固相エピタキシャル成長法により、上記
要求を満たすことが可能であり、極めて有力な方法とな
っている。
しかしながら、この種の方法にあっては次のような問題
があった。即ち、固相エピタキシャル成長法で得られた
単結晶薄膜では、膜中に意図しない不純物の混入が生じ
ており、また格子欠陥の発生が見られ、これらが電気的
特性の不均一化を招く要因となっている。
があった。即ち、固相エピタキシャル成長法で得られた
単結晶薄膜では、膜中に意図しない不純物の混入が生じ
ており、また格子欠陥の発生が見られ、これらが電気的
特性の不均一化を招く要因となっている。
本発明は上記事情を考慮してなされたもので、その目的
とするところは、意図しない不純物の混入や格子欠陥の
ない結晶品質の優れた単結晶半導体ＩＩＰ１４を単時間
熱処理工程により得ることができ、ＬＳＩ製造プロセス
に好適する半導体単結晶薄膜の製造方法を提供すること
にある。
とするところは、意図しない不純物の混入や格子欠陥の
ない結晶品質の優れた単結晶半導体ＩＩＰ１４を単時間
熱処理工程により得ることができ、ＬＳＩ製造プロセス
に好適する半導体単結晶薄膜の製造方法を提供すること
にある。
本発明の骨子は、非晶質半導体膜の被着からエネルギー
ビームの照射を行う工程までの間、膜中に不純物が混入
するのを抑えるために、制御された雰囲気中で上記処理
を行うことにある。
ビームの照射を行う工程までの間、膜中に不純物が混入
するのを抑えるために、制御された雰囲気中で上記処理
を行うことにある。
固相エピタキシャル成長法で製造した単結晶薄膜に不純
物の混入が生じている原因について、本発明者等が各種
実験を重ねた結果、非晶質半導体膜を被着された試料が
大気中に晒されることが、不純物混入の最大の原因とな
っていることが判明した。即ち、単結晶基板への非晶質
半導体膜の被着は蒸Ｉｌ装置やＣＶＤ装置のチャンバ内
で行われ、次いでこの基板は一旦大気中に取出されたの
ち同相エピタキシャル成長装置のチャンバ内に収容され
てビームアニールされる。ここで、上記各チャンバ内を
不純物のない制御された雰囲気としても、最終的に形成
される半導体単結晶膜中への不純物の混入は避けられな
かった。そこで、基板を大気中に晒す時間を短くしたと
ころ、上記不純物の混入が少なくなることが判明した。
物の混入が生じている原因について、本発明者等が各種
実験を重ねた結果、非晶質半導体膜を被着された試料が
大気中に晒されることが、不純物混入の最大の原因とな
っていることが判明した。即ち、単結晶基板への非晶質
半導体膜の被着は蒸Ｉｌ装置やＣＶＤ装置のチャンバ内
で行われ、次いでこの基板は一旦大気中に取出されたの
ち同相エピタキシャル成長装置のチャンバ内に収容され
てビームアニールされる。ここで、上記各チャンバ内を
不純物のない制御された雰囲気としても、最終的に形成
される半導体単結晶膜中への不純物の混入は避けられな
かった。そこで、基板を大気中に晒す時間を短くしたと
ころ、上記不純物の混入が少なくなることが判明した。
さらに、基板を大気中に晒すことなく、非晶質半導体膜
の被着及びビームアニールによる単結晶化を行うことに
より、不純物の混入が著しく低減することが判明した。
の被着及びビームアニールによる単結晶化を行うことに
より、不純物の混入が著しく低減することが判明した。
本発明はこのような点に看目し、単結晶半導体基板上に
半導体単結晶薄膜を製造する方法において、単結晶半導
体基板上に非晶質半導体膜を被着したのち、上記基板を
大気中に晒すことなく所定本発明によれば、非晶質半導
体膜の被着及びその後に続くビームアニール工程を制御
された雰囲気中で進めることにより、不純物の混入を防
ぎ格子欠陥の発生を大幅に低減することができる。しか
も、エネルギービームの照射で非晶質半導体膜を単結晶
化することで、固相エピタキシャル成長を極めて短時間
に行うことができる。このため、不純物混入が少なく、
且つ不純物のだれのない高品質の単結晶半導体膜を得る
ことができ、ＬＳＩの製造に極めて有効である。
半導体単結晶薄膜を製造する方法において、単結晶半導
体基板上に非晶質半導体膜を被着したのち、上記基板を
大気中に晒すことなく所定本発明によれば、非晶質半導
体膜の被着及びその後に続くビームアニール工程を制御
された雰囲気中で進めることにより、不純物の混入を防
ぎ格子欠陥の発生を大幅に低減することができる。しか
も、エネルギービームの照射で非晶質半導体膜を単結晶
化することで、固相エピタキシャル成長を極めて短時間
に行うことができる。このため、不純物混入が少なく、
且つ不純物のだれのない高品質の単結晶半導体膜を得る
ことができ、ＬＳＩの製造に極めて有効である。
以下、本発明の詳細を図示の実施例によって説明する。
第１図は本発明の一実施例方法に使用したシリコン単結
晶薄膜の製造装置を示す概略構成図である。図中１１は
第１の真空容器であり、この容器１１内にはシリコンか
らなる蒸着源１２及び該蒸着ｉｔ！１２を加熱蒸発せし
める電子銃（Ｅ−ガン）１３が収容されている。さらに
、容器１１内には試料基板として単結晶シリコン基板１
４が配置され、この基板１４はヒータ１５により加熱さ
れるものとなっている。
晶薄膜の製造装置を示す概略構成図である。図中１１は
第１の真空容器であり、この容器１１内にはシリコンか
らなる蒸着源１２及び該蒸着ｉｔ！１２を加熱蒸発せし
める電子銃（Ｅ−ガン）１３が収容されている。さらに
、容器１１内には試料基板として単結晶シリコン基板１
４が配置され、この基板１４はヒータ１５により加熱さ
れるものとなっている。
１ 容器１１には、ゲートバルブ１６を介して第２□の
真空容器１７が接続されている。この容器１７内には、
上記容器１１で薄膜が蒸着されたシリコン基板１４が搬
送される。そして、基板１４の上面にフラッシュランプ
１８からの光ビーム１９が照射されるものとなっている
。なお、図中２０は透明板、２１．２２は排気口、２３
．２４はグー１〜バルブをそれぞれ示している。
真空容器１７が接続されている。この容器１７内には、
上記容器１１で薄膜が蒸着されたシリコン基板１４が搬
送される。そして、基板１４の上面にフラッシュランプ
１８からの光ビーム１９が照射されるものとなっている
。なお、図中２０は透明板、２１．２２は排気口、２３
．２４はグー１〜バルブをそれぞれ示している。
次に、上記装置を用いたシリコン単結晶薄膜の製造方法
について説明する。
について説明する。
まず、面方位（１００）の単結晶シリコン基板（単結晶
半導体基板）１４を洗浄したのち、第１の真空容器１１
内に配置し、ｌＸ１Ｏ−１０［ｔｏｒｒ］の真空中で、
８００ ［”Ｃ］、３０分間の熱処理を行った。次いで
、基板温度を室温まで下げ、電子ビーム蒸着法で、第２
図（ａ）に示す如く基板１４上に非晶質シリコン膜（非
晶質半導体膜）３１を０．４［μＴｒＬ］の厚さに堆積
した。なお、蒸着時の真空度は１ 、２Ｘ １０−８［
ｔｏｒｒ］とした。
半導体基板）１４を洗浄したのち、第１の真空容器１１
内に配置し、ｌＸ１Ｏ−１０［ｔｏｒｒ］の真空中で、
８００ ［”Ｃ］、３０分間の熱処理を行った。次いで
、基板温度を室温まで下げ、電子ビーム蒸着法で、第２
図（ａ）に示す如く基板１４上に非晶質シリコン膜（非
晶質半導体膜）３１を０．４［μＴｒＬ］の厚さに堆積
した。なお、蒸着時の真空度は１ 、２Ｘ １０−８［
ｔｏｒｒ］とした。
次いで、ゲートバルブ１６を開き、基板１４を第２の真
空容器１７内に搬送した。このとき、容器１７内は１
Ｘ １０” ” ［ｔｏｒｒ］の真空度に保持してお
いた。これにより、基板１４は非晶質シリコン膜３１の
被着から次のビームアニール工程までに大気中に晒され
ることなく、高真空中に保持されることになる。
空容器１７内に搬送した。このとき、容器１７内は１
Ｘ １０” ” ［ｔｏｒｒ］の真空度に保持してお
いた。これにより、基板１４は非晶質シリコン膜３１の
被着から次のビームアニール工程までに大気中に晒され
ることなく、高真空中に保持されることになる。
次いで、フラッシュランプ１８により、２０［Ｊ／ｃＩ
Ｉ！２］の光ビーム１９を基板１４上に照射すると、第
２図（ｂ）に示す如く非晶質シリコン膜３１は固相エピ
タキシャル成長により単結晶層さと再結晶化された。こ
のとき得られた単結晶シリコン膜３２の結晶性を評価し
たところ、格子欠陥及び不純物は殆どなく、極めて良質
の薄膜層であることが判明した。
Ｉ！２］の光ビーム１９を基板１４上に照射すると、第
２図（ｂ）に示す如く非晶質シリコン膜３１は固相エピ
タキシャル成長により単結晶層さと再結晶化された。こ
のとき得られた単結晶シリコン膜３２の結晶性を評価し
たところ、格子欠陥及び不純物は殆どなく、極めて良質
の薄膜層であることが判明した。
このように本実施例方法によれば、非晶質シリコン膜３
１を被着したシリコン基板１４を大気中に晒すことなく
、ビームアニールすることより、不純物の混入がなく格
子欠陥の極めて少ない良質の単結晶シリコン１１１３２
を得ることができる。また、ビームアニールにより固相
エピタキシャル成長により単結晶化しているので、非晶
質シリコン膜の再結晶化を短時間に行うことができ、こ
れにより不純物のだれを少なくし得る等の利点もある。
１を被着したシリコン基板１４を大気中に晒すことなく
、ビームアニールすることより、不純物の混入がなく格
子欠陥の極めて少ない良質の単結晶シリコン１１１３２
を得ることができる。また、ビームアニールにより固相
エピタキシャル成長により単結晶化しているので、非晶
質シリコン膜の再結晶化を短時間に行うことができ、こ
れにより不純物のだれを少なくし得る等の利点もある。
第３図は他の実施例方法に使用したシリコン単結晶薄膜
の製造装置を示す概略構成図である。なお、第１図と同
一部分には同一符号を付して、そ容器１１内には、シリ
コン基板１４と共に分子線堆積用のクヌーセンセル（蒸
着源）４１がそれぞれ収容されている。また、容器１１
内には、前記したフラッシュランプ等からの光ビーム１
９が導入されるものとなっている。
の製造装置を示す概略構成図である。なお、第１図と同
一部分には同一符号を付して、そ容器１１内には、シリ
コン基板１４と共に分子線堆積用のクヌーセンセル（蒸
着源）４１がそれぞれ収容されている。また、容器１１
内には、前記したフラッシュランプ等からの光ビーム１
９が導入されるものとなっている。
この装置を用い、先の実施例方法と同様に、面方位（１
００）の単結晶シリコン基板１４を洗浄したのち、容器
１１内に配置して先と同様の熱処理を行った。次いで、
シリコン基板１４上に非晶質シリコン膜３１を蒸着しな
がら、フラッシュランプ等で５［Ｊ／α２］の光ビーム
を照射すると、非晶質シリコン膜３１は瞬時に固相エピ
タキシャル成長を起こして単結晶化した。
００）の単結晶シリコン基板１４を洗浄したのち、容器
１１内に配置して先と同様の熱処理を行った。次いで、
シリコン基板１４上に非晶質シリコン膜３１を蒸着しな
がら、フラッシュランプ等で５［Ｊ／α２］の光ビーム
を照射すると、非晶質シリコン膜３１は瞬時に固相エピ
タキシャル成長を起こして単結晶化した。
このような方法であっても、非晶質シリコン膜３１の被
着及びビームアニールによる固相エピタキシャル成長工
程中に、基板１４が大気中に晒されることはなく、不純
物の混入を極めて少なくすることができる。従って、先
の実施例と同様の効果が得られる。
着及びビームアニールによる固相エピタキシャル成長工
程中に、基板１４が大気中に晒されることはなく、不純
物の混入を極めて少なくすることができる。従って、先
の実施例と同様の効果が得られる。
なお、本発明は上述した各実施例方法に限定されるもの
ではない。例えば、前記非晶質シリコン膜の被着は蒸着
法に限るものではなく、スパッタ蒸着法或いはＣＶＤ法
等であってもよい。また、エネルギービームとしては、
フラッシュランプ等の光に限るものではなく、レーザ光
、電子ビーム或いは赤外線等を用いることが可能である
。さらに、シリコンに限らず、他の半導体薄膜の単結晶
化に適用できるのは、勿論のことである。その他、本発
明の要旨を逸脱しない範囲で、種々変形して実施するこ
とができる。
ではない。例えば、前記非晶質シリコン膜の被着は蒸着
法に限るものではなく、スパッタ蒸着法或いはＣＶＤ法
等であってもよい。また、エネルギービームとしては、
フラッシュランプ等の光に限るものではなく、レーザ光
、電子ビーム或いは赤外線等を用いることが可能である
。さらに、シリコンに限らず、他の半導体薄膜の単結晶
化に適用できるのは、勿論のことである。その他、本発
明の要旨を逸脱しない範囲で、種々変形して実施するこ
とができる。
第１図は本発明の一実施例方法に使用したシリコン単結
晶薄膜製造装置を示す概略構成図、第２図（ａ）（ｂ）
は上記装置を用いたシリコン単結晶薄膜の製造工程を示
す断面図、第３図は他の実施例方法に用いたシリコン単
結晶薄膜製造装置を示す概略構成図である。 １１・・・第１の真空容器、１２・・・蒸着源、１３．
・・・Ｅ−ガン、１４・・・単結晶シリコン基板（単結
晶半導体基板）、１５・・・ヒータ、１６．２３．２４
・・・ゲートバルブ、１７・・・第２の真空容器、１８
・・・フラッシュランプくエネルギービーム族１３ｆｔ
）、１つ・・・光ビーム（エネルギービー・ム）、２０
・・・透明板、２１．２２・・・排気口、３ゴ・・・非
晶質シリコン膜（非晶質半導体膜）、３２・・・単結晶
シリコン膜。 出願人 工業技術院長 等々力 達 第１図 第２図 第３図
晶薄膜製造装置を示す概略構成図、第２図（ａ）（ｂ）
は上記装置を用いたシリコン単結晶薄膜の製造工程を示
す断面図、第３図は他の実施例方法に用いたシリコン単
結晶薄膜製造装置を示す概略構成図である。 １１・・・第１の真空容器、１２・・・蒸着源、１３．
・・・Ｅ−ガン、１４・・・単結晶シリコン基板（単結
晶半導体基板）、１５・・・ヒータ、１６．２３．２４
・・・ゲートバルブ、１７・・・第２の真空容器、１８
・・・フラッシュランプくエネルギービーム族１３ｆｔ
）、１つ・・・光ビーム（エネルギービー・ム）、２０
・・・透明板、２１．２２・・・排気口、３ゴ・・・非
晶質シリコン膜（非晶質半導体膜）、３２・・・単結晶
シリコン膜。 出願人 工業技術院長 等々力 達 第１図 第２図 第３図
Claims (5)
- （１）単結晶半導体基板上に非晶質半導体膜を被着する
工程と、次いで上記基板を大気中に晒すことなく所定の
雰囲気中に保持する工程と、この状態で上記半導体膜に
エネルギービームを照射して該半導体膜を固相エピタキ
シャル成長せしめる工程とを含むことを特徴とする半導
体単結晶薄膜の製造方法。 - （２）前記非晶質半導体膜の被着及びエネルギービーム
の照射を、同一チャンバ内で行うことを特徴とする特許
請求の範囲第１項記載の半導体単結晶薄膜の製造方法。 - （３）前記非晶質半導体膜の被着及びエネルギービーム
の照射を、１０＾−＾８［ｔｏｒｒ］以下の高真空中で
行うことを特徴とする特許請求の範囲第１項又は第２項
記載の半導体単結晶薄膜の製造方法。 - （４）前記非晶質半導体膜の被着及びエネルギービーム
の照射を、同時に行うことを特徴とする特許請求の範囲
第２項記載の半導体単結晶薄膜の製造方法。 - （５）前記単結晶半導体基板及び非晶質半導体膜として
、シリコンを用いたことを特徴とする特許請求の範囲第
１項記載の半導体単結晶薄膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17405485A JPS6235512A (ja) | 1985-08-09 | 1985-08-09 | 半導体単結晶薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17405485A JPS6235512A (ja) | 1985-08-09 | 1985-08-09 | 半導体単結晶薄膜の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6235512A true JPS6235512A (ja) | 1987-02-16 |
Family
ID=15971809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17405485A Pending JPS6235512A (ja) | 1985-08-09 | 1985-08-09 | 半導体単結晶薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6235512A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002047137A1 (en) * | 2000-12-08 | 2002-06-13 | Sony Corporation | Semiconductor thin film forming method, production methods for semiconductor device and electrooptical device, devices used for these methods, and semiconductor device and electrooptical device |
| JP2009256747A (ja) * | 2008-04-18 | 2009-11-05 | Canon Anelva Corp | マグネトロンスパッタリング装置及び薄膜の製造法 |
| US7883988B2 (en) | 2008-06-04 | 2011-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57183020A (en) * | 1981-05-06 | 1982-11-11 | Hitachi Ltd | Formation of semiconductor layer |
| JPS5893223A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 半導体装置の製造方法 |
-
1985
- 1985-08-09 JP JP17405485A patent/JPS6235512A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57183020A (en) * | 1981-05-06 | 1982-11-11 | Hitachi Ltd | Formation of semiconductor layer |
| JPS5893223A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002047137A1 (en) * | 2000-12-08 | 2002-06-13 | Sony Corporation | Semiconductor thin film forming method, production methods for semiconductor device and electrooptical device, devices used for these methods, and semiconductor device and electrooptical device |
| US7183229B2 (en) | 2000-12-08 | 2007-02-27 | Sony Corporation | Semiconductor thin film forming method, production methods for semiconductor device and electrooptical device, devices used for these methods, and semiconductor device and electrooptical device |
| JP2009256747A (ja) * | 2008-04-18 | 2009-11-05 | Canon Anelva Corp | マグネトロンスパッタリング装置及び薄膜の製造法 |
| US7883988B2 (en) | 2008-06-04 | 2011-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103456603B (zh) | 在镓系异质半导体衬底上制备氧化镓膜的方法及氧化镓膜 | |
| CN114657512B (zh) | 掺杂的氧化镓紫外探测材料及制备方法、光电探测器 | |
| US5435264A (en) | Process for forming epitaxial BaF2 on GaAs | |
| JPH10149984A (ja) | 多結晶シリコンの形成方法及び形成装置 | |
| JPS6223450B2 (ja) | ||
| CA1184020A (en) | Method of manufacturing semiconductor device | |
| JPS58190020A (ja) | エピタキシヤル成長法 | |
| JPH0645257A (ja) | 半導体薄膜形成方法 | |
| JP3177152B2 (ja) | 熱処理成膜方法 | |
| US5402749A (en) | Ultra-high vacuum/chemical vapor deposition of epitaxial silicon-on-sapphire | |
| JPH0652714B2 (ja) | 薄膜材料の製造法 | |
| JPS5940525A (ja) | 成膜方法 | |
| JPH0778759A (ja) | 半導体材料の製造方法および製造装置 | |
| JP3024543B2 (ja) | 結晶性シリコン膜及びその製造方法 | |
| JP2511845B2 (ja) | 気相成長などの処理装置 | |
| Majni et al. | Substrate effects in Si-Al solid phase epitaxial growth | |
| JPH0243720A (ja) | 分子線エピタキシャル成長方法 | |
| JP2793939B2 (ja) | 化合物半導体結晶の成長方法 | |
| JPH09110594A (ja) | Ｓｉ基板上へのＡｌ２Ｏ３単結晶膜のヘテロエピタキシャル成長 方法及び該方法に使用する装置 | |
| JP2861683B2 (ja) | アモルファスシリコン膜の形成方法 | |
| JPH0773097B2 (ja) | 分子線結晶成長方法 | |
| JPH0248404A (ja) | 超伝導薄膜の形成方法およびその形成装置 | |
| JPS60236213A (ja) | 半導体基盤の製造方法 | |
| JPH10116788A (ja) | 半導体作製方法 | |
| JPS62293724A (ja) | 表面清浄化方法 |