JPS6235583A - アモルフアスシリコンフオトダイオ−ドの構成方法 - Google Patents
アモルフアスシリコンフオトダイオ−ドの構成方法Info
- Publication number
- JPS6235583A JPS6235583A JP60174761A JP17476185A JPS6235583A JP S6235583 A JPS6235583 A JP S6235583A JP 60174761 A JP60174761 A JP 60174761A JP 17476185 A JP17476185 A JP 17476185A JP S6235583 A JPS6235583 A JP S6235583A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- amorphous silicon
- photodiode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明はアモルファスシリコンを基材料とする光電気変
換用センサの素子形成に係り、高抵抗の通称、ｉ層と呼
ばれる絶縁ＩＩを具えたＮＩＰあるいはＰＩＮ型のフォ
トセンサ用ダイオ〒ドの成膜構成方法について提示する
ものである。
換用センサの素子形成に係り、高抵抗の通称、ｉ層と呼
ばれる絶縁ＩＩを具えたＮＩＰあるいはＰＩＮ型のフォ
トセンサ用ダイオ〒ドの成膜構成方法について提示する
ものである。
本発明は、低温のシランガス（５ｉＨａ ）中で基板上
に連続的に形成するアモルファスシリコンフォトダイオ
ードの構成方法に関す。
に連続的に形成するアモルファスシリコンフォトダイオ
ードの構成方法に関す。
従来例えば、ＮＩＰ型フォトダイオードは高抵抗の半導
体層（ｉ層）の一方に不純物添加のｐ層を。
体層（ｉ層）の一方に不純物添加のｐ層を。
他方にｎ層を持つサンドインチ構造にして形成されるが
、その電気的特性はｔ−ｐ界面に形成される電気的障壁
によって決定される。然し、前記ｉ−ｐ層界面には多数
の伝導電子の捕獲準位が形成されるためダイオードの暗
電流が太き（かつまたダイオードの経年特性が劣化する
と云う問題がある。
、その電気的特性はｔ−ｐ界面に形成される電気的障壁
によって決定される。然し、前記ｉ−ｐ層界面には多数
の伝導電子の捕獲準位が形成されるためダイオードの暗
電流が太き（かつまたダイオードの経年特性が劣化する
と云う問題がある。
本発明は、アモルファスシリコンを基材とするフォトダ
イオードの形成に係る電気的特性が優れた構成法、及び
再現性のよい成膜条件を見いだす要請に基づきなされた
ものであ°る。
イオードの形成に係る電気的特性が優れた構成法、及び
再現性のよい成膜条件を見いだす要請に基づきなされた
ものであ°る。
Ｃ従来の技術〕
従来、前記サンドイッチ構造のフォＩ・ダイオードはＮ
ＩＰ型とＰＩＮ型とあるが、以下ＮＩＰ型ダイオード例
を掲げその構成を説明する。
ＩＰ型とＰＩＮ型とあるが、以下ＮＩＰ型ダイオード例
を掲げその構成を説明する。
第４図はＮＩＰ型フォトダイオードの要部プロセスを示
す素子形成基板の断面図である。
す素子形成基板の断面図である。
同図（ａｌはガラス基板３０上にダイオードの下部電極
３１がパターン被着された図である。下部電極３１は光
透過性のＳｎＯ□膜＋ Ｉｎ２ Ｑ３膜、又はＩＴＯ膜
などである。
３１がパターン被着された図である。下部電極３１は光
透過性のＳｎＯ□膜＋ Ｉｎ２ Ｑ３膜、又はＩＴＯ膜
などである。
同図（ｔｌｌ）はＩＴＯ膜電極３１の上にボロンドープ
になるアモルファスシリコン膜のｎ型導電層３２（以下
。
になるアモルファスシリコン膜のｎ型導電層３２（以下
。
ｎ層）が形成された図である。
同図ｆｃ）及び（ｄｌは、１層３２０表面上に５ｉｌｌ
ａガスを分解して絶縁層形成のアモルファスシリコン膜
３３（１層３３）を生成すると共に、更にオーミック電
極に対するｐ型導電層３４（以下、ｐ層と云う）が形成
された図である。
ａガスを分解して絶縁層形成のアモルファスシリコン膜
３３（１層３３）を生成すると共に、更にオーミック電
極に対するｐ型導電層３４（以下、ｐ層と云う）が形成
された図である。
同図（ｅ）は前記ｎ層３２．ｉ層３３及び９層３４をバ
クーンエソチングした後、 ＮｉＣｒあるいはＣｒなど
よりなる上部オーミック電極３６をパターン形成したも
のである。
クーンエソチングした後、 ＮｉＣｒあるいはＣｒなど
よりなる上部オーミック電極３６をパターン形成したも
のである。
前記ＮＩＰ型ダイオードにおける０層３２．及び９層３
４それぞれを、ｐ層及びｎ層に形成すれば所謂１ＰＩＮ
型ダイオード構成のフォトダイオードが形成される。
４それぞれを、ｐ層及びｎ層に形成すれば所謂１ＰＩＮ
型ダイオード構成のフォトダイオードが形成される。
ところで、従来の第４図ＮＩＰ型（又はＰＩＮ型）ダイ
オードの電気的特性は、ｉ層とするアモルファスシリコ
ン絶縁層３３と９層３４（又はｐ層とｉ層）それぞれの
接合界面における絶縁障壁が劣化しやすいことである。
オードの電気的特性は、ｉ層とするアモルファスシリコ
ン絶縁層３３と９層３４（又はｐ層とｉ層）それぞれの
接合界面における絶縁障壁が劣化しやすいことである。
これは前記ｉ層−ｐ層界面（又はｐ層−１層界面）には
多数のキャリア捕獲準位が生成され該ダイオードの逆方
向リーク電流が大きいことに起因するためである。
多数のキャリア捕獲準位が生成され該ダイオードの逆方
向リーク電流が大きいことに起因するためである。
前記ｉ層−ｐ［界面に形成される電気的障壁による多数
のキャリア捕獲準位を無くすることにより、フォトダイ
オードの逆方向リーク電流を抑止し、フォトデバイス素
子に適する特性的に安定なフォトダイオードを提供する
ことである。
のキャリア捕獲準位を無くすることにより、フォトダイ
オードの逆方向リーク電流を抑止し、フォトデバイス素
子に適する特性的に安定なフォトダイオードを提供する
ことである。
第１図（ａｌ〜（ｆｌは本発明のフォトダイオード構成
プロセス実施例とするそれぞれ基板の断面図である。
プロセス実施例とするそれぞれ基板の断面図である。
素子形成のガラス基板１０上に予じめパターン被着せる
ＩＴＯ膜電極極１対して、連続的に積層されるダイオー
ドの１層３と９層５（またはｐＪｉとｉ層界面）それぞ
れの界面がプラズマ酸化法による絶縁層４が形成された
ＮＩＰ型ダイオード８ （またはＰＩＮ型ダイオード）
を構成せしめる本発明によるアモルファスシリコンフォ
トダイオードとして前記従来の問題点を解決したことで
ある。
ＩＴＯ膜電極極１対して、連続的に積層されるダイオー
ドの１層３と９層５（またはｐＪｉとｉ層界面）それぞ
れの界面がプラズマ酸化法による絶縁層４が形成された
ＮＩＰ型ダイオード８ （またはＰＩＮ型ダイオード）
を構成せしめる本発明によるアモルファスシリコンフォ
トダイオードとして前記従来の問題点を解決したことで
ある。
前記プラズマ酸化法による絶縁Ｎ４は、積層の１層３と
９層５の接合界面に安定なブロック層が形成され、然も
該ブロック層は１層３積層に続いて、同一のＣＶＤ反応
炉のガス切り換えのみで連続的に形成することが出来る
。
９層５の接合界面に安定なブロック層が形成され、然も
該ブロック層は１層３積層に続いて、同一のＣＶＤ反応
炉のガス切り換えのみで連続的に形成することが出来る
。
Ｃ実施例〕
以下、第１図ｆａ）〜（ｆ）に示すＮＩＰ型構成フォト
ダイオードのプロセス実施例とする基板断面図、及び第
２図（ａ）〜（ｆｌに示すＰＩＮ型構成フォトダイオー
ドのプロセス実施例とする基板断面図に従って本発明を
説明する。
ダイオードのプロセス実施例とする基板断面図、及び第
２図（ａ）〜（ｆｌに示すＰＩＮ型構成フォトダイオー
ドのプロセス実施例とする基板断面図に従って本発明を
説明する。
第１図において。
同図（ａｌはガラス基板１０上にダイオードの下部電極
１とする透明導電膜がパターン形成され。
１とする透明導電膜がパターン形成され。
続いて同図（ｂ）は下部電極１の形成基板に対してＣＶ
Ｄ反応炉内でボロンドープになるｎ型アモルファス２９
３７層２が形成されたところである。
Ｄ反応炉内でボロンドープになるｎ型アモルファス２９
３７層２が形成されたところである。
同図（Ｃ）は、前記ｎ層２の上にシランガス５ｉ）１４
を分解して高抵抗絶縁層を成膜するアモルファスシリコ
ン層３即ち、１層３の成膜膜厚さ約５００人になる段階
である。
を分解して高抵抗絶縁層を成膜するアモルファスシリコ
ン層３即ち、１層３の成膜膜厚さ約５００人になる段階
である。
同図（ｄｌは、０２ガスのプラズマ処理によりｉ Ｆ
ａｌに形成された厚さ１００Å以下のＳｉＱ□層４であ
る。
ａｌに形成された厚さ１００Å以下のＳｉＱ□層４であ
る。
同図ｔｅｌは前記ｎ１１２．ｉ層３及びｉ層の５ｔＱ２
酸化層４の形成につづき、同じＣＶＤ反応炉内の反応ガ
スを切り換え、ｐ型導電層を形成する不純物ガスとなし
、で、ｐ型アモルファスシリコン層５を成膜したところ
である。
酸化層４の形成につづき、同じＣＶＤ反応炉内の反応ガ
スを切り換え、ｐ型導電層を形成する不純物ガスとなし
、で、ｐ型アモルファスシリコン層５を成膜したところ
である。
更に１同１’Ｊ （ｆｌはｐ型アモルファスシリコン層
５乃至ｎ型アモルファス２９１７層２をエツチング処理
した後、−上部オーミック電極６をバター−ン形成し７
たＮＩＰ型フォトダイオード１８完成図である。
５乃至ｎ型アモルファス２９１７層２をエツチング処理
した後、−上部オーミック電極６をバター−ン形成し７
たＮＩＰ型フォトダイオード１８完成図である。
次６ご、第２図（ａｌ〜（ｆ）のＰＴＮ型構成フォトダ
イオードのプロセス構成実施例について説明する。
イオードのプロセス構成実施例について説明する。
第２図（ａｌは基板１０上にダイオードの下部電極１１
とする透明導電膜がパターン形成された図である。
とする透明導電膜がパターン形成された図である。
同図（ｂｌはＩＴＯ膜下膜下極電極１１形成じＣＶＤ反
応炉内にてｐ型アモルファスシリコン層１２が形成され
たところ。また同図（Ｃ１は、前記ｐＨ２形成時におけ
る該反応炉内ガスを０２ガスに切り換え、プラズマ酸化
処理により２層上に形成された厚さ１ｏ乃至１００人の
Ｓ ｉ ０２Ｎ１３である。
応炉内にてｐ型アモルファスシリコン層１２が形成され
たところ。また同図（Ｃ１は、前記ｐＨ２形成時におけ
る該反応炉内ガスを０２ガスに切り換え、プラズマ酸化
処理により２層上に形成された厚さ１ｏ乃至１００人の
Ｓ ｉ ０２Ｎ１３である。
同図ｆｄｌは、シランガス５ｉｌ１４を分解して高抵抗
の絶縁層を厚さ約５００人に成膜するアモルファスシリ
コン層１４〈ｉ層）の成膜段階である。
の絶縁層を厚さ約５００人に成膜するアモルファスシリ
コン層１４〈ｉ層）の成膜段階である。
また同図（ｅｌは前記１層１４成膜に続いて、同じＣＶ
Ｄ反応炉内のガス切り換えによりｎ型不純物ガス中での
アモルファスシリコン層１５を成膜したところである。
Ｄ反応炉内のガス切り換えによりｎ型不純物ガス中での
アモルファスシリコン層１５を成膜したところである。
更に、同図（ｆｌは前記ｎ型アモルファス９９１７層１
５乃至ｐ型アモルファスシリコン層１２をエツチング処
理した後、フォトダイオードの上部オーミック電極１６
をパターン形成したＰＩＮ型フォトダイオード１８完成
図である。
５乃至ｐ型アモルファスシリコン層１２をエツチング処
理した後、フォトダイオードの上部オーミック電極１６
をパターン形成したＰＩＮ型フォトダイオード１８完成
図である。
前記第１図と第２図の本発明によるフォトダイオード構
成実施例において、ｉ層をサンドインチするｐ層側との
接合界面において同じＣＶＤ反応炉内のガスを切り換え
、０２イオン中に曝すことによって厚さ約１００Å以下
の第１図のＮＩＰ型フォトダイオードのブロック絶縁層
４．もしくは第２図のＰＩＮ型フォトダイオードのブロ
ック絶縁層１４それぞれが容易に形成されることである
。
成実施例において、ｉ層をサンドインチするｐ層側との
接合界面において同じＣＶＤ反応炉内のガスを切り換え
、０２イオン中に曝すことによって厚さ約１００Å以下
の第１図のＮＩＰ型フォトダイオードのブロック絶縁層
４．もしくは第２図のＰＩＮ型フォトダイオードのブロ
ック絶縁層１４それぞれが容易に形成されることである
。
か様なブロック絶縁層４．もしくは絶縁層１４形成によ
り従来問題となった接合界面中に発生する局在準位に依
存する逆方向電流を極めて低い値に抑えることができる
。
り従来問題となった接合界面中に発生する局在準位に依
存する逆方向電流を極めて低い値に抑えることができる
。
第３図（ａ）〜（ｅ）はアモルファスシリコンをＣＶＤ
反応炉内で本発明のＭＩＳ型構成フォトダイオードを形
成するプロセス要部実施例とするそれぞれ基板の断面図
である。
反応炉内で本発明のＭＩＳ型構成フォトダイオードを形
成するプロセス要部実施例とするそれぞれ基板の断面図
である。
第３図ｆａｌは素子形成基板１０にはＮｉＣｒまたはク
ロムＣｒからなるフォトダイオードの下部電極２１がパ
ターン形成される。
ロムＣｒからなるフォトダイオードの下部電極２１がパ
ターン形成される。
同図（ｂ）はＣＶＤ反応炉内で下部電極２１上に前記シ
ランガスを分解成膜せるアモルファスシリコン層２２が
形成された図である。
ランガスを分解成膜せるアモルファスシリコン層２２が
形成された図である。
同図（Ｃ１は前記アモルファスシリコン層２２を成膜し
た基板に対して炉内シランガスを切り換え、０２ガスイ
オン中に曝すことによって５ｉＱ２酸化膜厚さ約１００
Å以下のブロック絶縁層２３を形成する本発明の要部を
なすプロセスである。
た基板に対して炉内シランガスを切り換え、０２ガスイ
オン中に曝すことによって５ｉＱ２酸化膜厚さ約１００
Å以下のブロック絶縁層２３を形成する本発明の要部を
なすプロセスである。
前記プロセスに続いて同図（ｄ）はブロック絶縁層２３
及びアモルファスシリコン層２２をエツチング処理によ
ってパターン形成したところである。
及びアモルファスシリコン層２２をエツチング処理によ
ってパターン形成したところである。
更に同図（ｅ）は同図（ｄ）続きＩＴＯ膜組成になる上
部電極２４をパターン蒸着せしめてＭＩＳ型構成のダイ
オード２６が完了した図である。
部電極２４をパターン蒸着せしめてＭＩＳ型構成のダイ
オード２６が完了した図である。
この場合と硅も、ブロック絶縁層がＣＶＤ反応炉内のガ
ス切り換えにより極めて容易に然も、極めて薄いＳｉＯ
２ブロック層で形成されるによって、逆方向リーク電流
を大幅に減少することが出来、且つフォトダイオードの
ＳＮ比を顕著に向上させ得る効果がある。
ス切り換えにより極めて容易に然も、極めて薄いＳｉＯ
２ブロック層で形成されるによって、逆方向リーク電流
を大幅に減少することが出来、且つフォトダイオードの
ＳＮ比を顕著に向上させ得る効果がある。
以上、説明のように本発明のアモルファスシリコンフォ
トダイオードの成膜構成とすれば、従来問題となった接
合界面中に発生する局在準位に依存する逆方向電流を極
めて低い値に抑えることができると共に、これをフォト
センサに利用すればセンサのＳＮ比を顕著に向上させる
ことが出来る。
トダイオードの成膜構成とすれば、従来問題となった接
合界面中に発生する局在準位に依存する逆方向電流を極
めて低い値に抑えることができると共に、これをフォト
センサに利用すればセンサのＳＮ比を顕著に向上させる
ことが出来る。
かかる観点から本発明の工業的効果は大きいものがある
。
。
第１図（ａｌ〜（ｆｌは本発明のＮＩＰ型構成ダイオー
ド要部プロセス実施例とする基板断面図。 第２図（ａ）〜（ｆ）は本発明のＰＩＮ型構成のダイオ
ード要部プロセス実施例とする基板断面図。 第３図（ａｌ〜（ｅｌは本発明による？Ｈ５型構成ダイ
オードの要部プロセス実施例とする断面図。 第４図（ａｌ〜（ｅｌは従来のＮＡＰ型フォトダイオー
ドの形成プロセス例を示す各基板の断面図図中、３と１
４は共にｉ層、 ５と１２はｐ層。 ４と１３は絶縁層。 及び１０はフォトダイオード形成基板である。 茶 １ 凶 茅２日（Ｃ） ？３ （ｅ） （Ｃ）
ド要部プロセス実施例とする基板断面図。 第２図（ａ）〜（ｆ）は本発明のＰＩＮ型構成のダイオ
ード要部プロセス実施例とする基板断面図。 第３図（ａｌ〜（ｅｌは本発明による？Ｈ５型構成ダイ
オードの要部プロセス実施例とする断面図。 第４図（ａｌ〜（ｅｌは従来のＮＡＰ型フォトダイオー
ドの形成プロセス例を示す各基板の断面図図中、３と１
４は共にｉ層、 ５と１２はｐ層。 ４と１３は絶縁層。 及び１０はフォトダイオード形成基板である。 茶 １ 凶 茅２日（Ｃ） ？３ （ｅ） （Ｃ）
Claims (2)
- （１）基板（１０）上に連続的に積層されるダイオード
のｉ層（３）とｐ層（５）〔またはｐ層（１２）とｉ層
界面（１４）〕それぞれの界面がプラズマ酸化法による
絶縁層（４）〔または絶縁層（１３）〕を形成せしめた
ＮＩＰ型ダイオード（８）〔またはＰＩＮ型ダイオード
（１８）〕を特徴とするアモルファスシリコンフォトダ
イオードの構成方法。 - （２）前記基板（１０）上に連続的に積層されるダイオ
ードがＭＩＳ型であることを特徴とする特許請求の範囲
第１項記載のアモルファスシリコンフォトダイオードの
構成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60174761A JPS6235583A (ja) | 1985-08-08 | 1985-08-08 | アモルフアスシリコンフオトダイオ−ドの構成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60174761A JPS6235583A (ja) | 1985-08-08 | 1985-08-08 | アモルフアスシリコンフオトダイオ−ドの構成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6235583A true JPS6235583A (ja) | 1987-02-16 |
Family
ID=15984210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60174761A Pending JPS6235583A (ja) | 1985-08-08 | 1985-08-08 | アモルフアスシリコンフオトダイオ−ドの構成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6235583A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01140675A (ja) * | 1987-11-26 | 1989-06-01 | Sony Corp | 光電変換装置 |
-
1985
- 1985-08-08 JP JP60174761A patent/JPS6235583A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01140675A (ja) * | 1987-11-26 | 1989-06-01 | Sony Corp | 光電変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5401336A (en) | Photovoltaic device | |
| US5008590A (en) | Display arrangement having pin diode switching elements | |
| US5039620A (en) | Method of making a photoelectric conversion device with a high response speed | |
| JPH03150876A (ja) | フォト・ダイオード | |
| US5600152A (en) | Photoelectric conversion device and its manufacturing method | |
| JPH0746721B2 (ja) | イメ−ジセンサおよびその製造方法 | |
| JPS6235583A (ja) | アモルフアスシリコンフオトダイオ−ドの構成方法 | |
| JP3398161B2 (ja) | 光電変換装置 | |
| JPS59167075A (ja) | フオトセンサ | |
| JPS6213066A (ja) | 光電変換装置 | |
| JPS61268077A (ja) | 光電変換素子 | |
| JPS6191687A (ja) | 半導体装置 | |
| JP2883370B2 (ja) | 光起電力装置 | |
| JP2980993B2 (ja) | 光電変換装置 | |
| JP2003158275A (ja) | 光電変換素子およびその製造方法 | |
| JPS61290778A (ja) | 光電変換素子 | |
| JPH05218483A (ja) | 光電変換装置 | |
| JPS6212160A (ja) | 光電変換素子の製造方法 | |
| JPH04299576A (ja) | 光起電力素子及びその製造方法 | |
| JPS59172783A (ja) | 光センサ | |
| JPH0578953B2 (ja) | ||
| JPH02210882A (ja) | ホトトランジスタとその作製方法 | |
| JPH0516197B2 (ja) | ||
| JPS6165482A (ja) | 半導体装置作製方法 | |
| JPH0542836B2 (ja) |