JPS6235601A - 多極性バリスタの製造方法 - Google Patents
多極性バリスタの製造方法Info
- Publication number
- JPS6235601A JPS6235601A JP60176029A JP17602985A JPS6235601A JP S6235601 A JPS6235601 A JP S6235601A JP 60176029 A JP60176029 A JP 60176029A JP 17602985 A JP17602985 A JP 17602985A JP S6235601 A JPS6235601 A JP S6235601A
- Authority
- JP
- Japan
- Prior art keywords
- varistor
- multipolar
- electrodes
- electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は多極性バリスタの製造方法に関する。
［発明の技術的背景とその問題点］
一般に誘導雷や誘導負荷の開閉などによって吸収される
サージから各種回路を保護するために、回路の入力部分
にバリスタを接続していてる。バリスタは耐サージ性に
すぐれ大半のサージを吸収し各種回路の保護にきわめて
効果的な役割を果たしており、今後ますますその適用範
囲も拡大する方向にある。しかして近年、電卓、電子時
計、カメラ、ラジオ受信機などにおける超小形電子機器
化の進展はめざましいものがあり、これら超小形電子機
器は数多くの電子回路部品から構成されている。しかし
てこれら超小形電子機器を構成する回路には常に静電気
が直接入力される状況にあり、該静電気から個々の回路
部品を保護するために部品個々に超小形に形成したバリ
スタを配設しなければならず、電子機器自体を大形化す
る問題をもっていた。
サージから各種回路を保護するために、回路の入力部分
にバリスタを接続していてる。バリスタは耐サージ性に
すぐれ大半のサージを吸収し各種回路の保護にきわめて
効果的な役割を果たしており、今後ますますその適用範
囲も拡大する方向にある。しかして近年、電卓、電子時
計、カメラ、ラジオ受信機などにおける超小形電子機器
化の進展はめざましいものがあり、これら超小形電子機
器は数多くの電子回路部品から構成されている。しかし
てこれら超小形電子機器を構成する回路には常に静電気
が直接入力される状況にあり、該静電気から個々の回路
部品を保護するために部品個々に超小形に形成したバリ
スタを配設しなければならず、電子機器自体を大形化す
る問題をもっていた。
そこで第５図および第６図に示すように板状に成形焼結
してなるバリスタ素体（１１）の一方面に共通電極（１
２）を他方面に多数に分割された多数個の電極（１３）
を形成した多極性バリスタを用いることによって上記問
題を解消できる。
してなるバリスタ素体（１１）の一方面に共通電極（１
２）を他方面に多数に分割された多数個の電極（１３）
を形成した多極性バリスタを用いることによって上記問
題を解消できる。
従来、上記バリスタの共通電極（１２）および電極（１
ａ）の形成手段としては、当初設定した電極パターンに
沿って電極材ペーストをスクリーン印刷して行っていた
。しかしながら、第７図に示すようにスクリーン印刷片
電極材ペースト流れ（１４）があるため、そのことを考
慮してバリスタ素体（１１）の他方面に形成する電極（
１３）間距離を大きくとらなければならず、加えて同一
面に２極以上の電極（１３）を形成する場合にはバリス
タ素体（１１）表面層のバリスタ電圧は素体内部より低
いことから電極（１３）間相互の沿面放電を防止するた
め電極（１３）間距離Ｈをバリスタ素体（１１）の厚み
ｔ１以上に保持しなければならず、結局形状が大形化し
超小形電子機器に適した多極性バリスタとはなり得なか
った。
ａ）の形成手段としては、当初設定した電極パターンに
沿って電極材ペーストをスクリーン印刷して行っていた
。しかしながら、第７図に示すようにスクリーン印刷片
電極材ペースト流れ（１４）があるため、そのことを考
慮してバリスタ素体（１１）の他方面に形成する電極（
１３）間距離を大きくとらなければならず、加えて同一
面に２極以上の電極（１３）を形成する場合にはバリス
タ素体（１１）表面層のバリスタ電圧は素体内部より低
いことから電極（１３）間相互の沿面放電を防止するた
め電極（１３）間距離Ｈをバリスタ素体（１１）の厚み
ｔ１以上に保持しなければならず、結局形状が大形化し
超小形電子機器に適した多極性バリスタとはなり得なか
った。
［発明の目的］
本発明は上記の点に鑑みてなされたもので、電極間での
沿面放電がなく小形化を可能とした多極性バリスタの製
造方法を提供することを目的とするものである。
沿面放電がなく小形化を可能とした多極性バリスタの製
造方法を提供することを目的とするものである。
［発明の概要］
本発明の多極性バリスタの製造方法は、セラミック粉末
を成形焼結し角板状のバリスタ素体を得る手段と、該手
段ののちバリスタ素体の両面に外周縁を残して角形の電
極を形成する手段と、しかるのち一方面の電極面にバリ
スタ素体まで延びた複数の切溝を形成し一方面の電極を
複数に分割独立する手段からなることを特徴とするもの
である。
を成形焼結し角板状のバリスタ素体を得る手段と、該手
段ののちバリスタ素体の両面に外周縁を残して角形の電
極を形成する手段と、しかるのち一方面の電極面にバリ
スタ素体まで延びた複数の切溝を形成し一方面の電極を
複数に分割独立する手段からなることを特徴とするもの
である。
［発明の実施例］
以下本発明の一実施例につき説明する。まず第３図およ
び第４図に示すように、セラミック粉末を成形焼結し所
望の大ぎさからなる角板状のバリスタ素体（１）を形成
し、しかるのらバリスタ索体（１）の両面に外周縁を残
して例えば銀ペーストからなる電極材ペーストをスクリ
ーン印刷によって塗布焼付けし電極（２Ｈ３）を形成す
る。つぎに第１図および第２図に−示すように、該電極
（２）（３）のうちいずれか一方の例えば電極（２）面
にダイヤモンドカッターまたはワイヤーソーを用いバリ
スタ素体（１）まで延びた複数の切溝（４）を形成し、
前記電極（２）を複数に分割独立させ、一方面に複数“
電極（５）を形成し他方面を共通電極（６）としたのち
、該共通電極（６）および複数電極（５）それぞれに引
出端子（７）をハンダ付けによって取着し、しかるのち
樹脂モールドを施し外装樹脂（図示せず）を形成するよ
うにしてなるものである。
び第４図に示すように、セラミック粉末を成形焼結し所
望の大ぎさからなる角板状のバリスタ素体（１）を形成
し、しかるのらバリスタ索体（１）の両面に外周縁を残
して例えば銀ペーストからなる電極材ペーストをスクリ
ーン印刷によって塗布焼付けし電極（２Ｈ３）を形成す
る。つぎに第１図および第２図に−示すように、該電極
（２）（３）のうちいずれか一方の例えば電極（２）面
にダイヤモンドカッターまたはワイヤーソーを用いバリ
スタ素体（１）まで延びた複数の切溝（４）を形成し、
前記電極（２）を複数に分割独立させ、一方面に複数“
電極（５）を形成し他方面を共通電極（６）としたのち
、該共通電極（６）および複数電極（５）それぞれに引
出端子（７）をハンダ付けによって取着し、しかるのち
樹脂モールドを施し外装樹脂（図示せず）を形成するよ
うにしてなるものである。
以上のように構成してなる多極性バリスタの製造方法に
よれば、バリスタ素体（１）の一方面に形成する複数電
極（５）の形成手段として分割前の電極（２）をあらか
じめ塗布−焼付けして形成したのち切溝（４）形成によ
って分割する手段であるため、複数電極（５）間は確実
に分離でき、複数電極（５）間の必要最短距離を確実に
確保でき、また切溝（４）がバリスタ素体（１）まで延
びた深さを有する構造となるため、この部分のバリスタ
電圧の低いバリスタ素体（１）表面層がなくなる状態と
なり、複数電極（５）間距離すなわち切溝（４）間隔Ｗ
をバリスタ素体（１）の厚みｔ以下にしたとしても沿面
放電をなくすことができそれだけ全体として小形化を可
能とし、近年進展のめざましい超小形電子機器における
各梯電子回路部品を静電気から保護する用途に最適なも
のとなる。
よれば、バリスタ素体（１）の一方面に形成する複数電
極（５）の形成手段として分割前の電極（２）をあらか
じめ塗布−焼付けして形成したのち切溝（４）形成によ
って分割する手段であるため、複数電極（５）間は確実
に分離でき、複数電極（５）間の必要最短距離を確実に
確保でき、また切溝（４）がバリスタ素体（１）まで延
びた深さを有する構造となるため、この部分のバリスタ
電圧の低いバリスタ素体（１）表面層がなくなる状態と
なり、複数電極（５）間距離すなわち切溝（４）間隔Ｗ
をバリスタ素体（１）の厚みｔ以下にしたとしても沿面
放電をなくすことができそれだけ全体として小形化を可
能とし、近年進展のめざましい超小形電子機器における
各梯電子回路部品を静電気から保護する用途に最適なも
のとなる。
つぎに、本発明者の実験結果をもとに小形化の実態につ
いて述べる。すなわち酸化亜鉛を主成分とした素体厚み
２．１ｍで２２０Ｖ級の角板状バリスタで一方面に２Ｍ
角の複数電極を形成し、他方面に共通電極を形成した第
６図および第７図に示す従来構造（Ｂ）における複数電
極間での沿面放電をないものとするためには複数電極間
距離Ｈを２．５＃以上必要であったのに対して、第１図
および第２図に示す本発明構造（＾）での複数電極間で
の沿面放電をないものとするためには切溝深さ０．５ｍ
の場合で複数電極間距ｉｗを１．Ｃ）ｓｌ保すれば十分
であり、よって体積比で約４０％小さくできることがわ
かった。なお本実験でのバリスタ素体の外周縁寸法は（
Ａ）（Ｂｌとも１．５ｍｒＲとした。なお上記実施例で
は切溝の構造として直角に交叉するものを例示して説明
したが、第５図に示すように必要に応じ単なる平行した
切溝（８）としたものにおいても同効であることはもち
ろんである。第５図中第１図と同一部分については同一
番号を付し説明を省略した。
いて述べる。すなわち酸化亜鉛を主成分とした素体厚み
２．１ｍで２２０Ｖ級の角板状バリスタで一方面に２Ｍ
角の複数電極を形成し、他方面に共通電極を形成した第
６図および第７図に示す従来構造（Ｂ）における複数電
極間での沿面放電をないものとするためには複数電極間
距離Ｈを２．５＃以上必要であったのに対して、第１図
および第２図に示す本発明構造（＾）での複数電極間で
の沿面放電をないものとするためには切溝深さ０．５ｍ
の場合で複数電極間距ｉｗを１．Ｃ）ｓｌ保すれば十分
であり、よって体積比で約４０％小さくできることがわ
かった。なお本実験でのバリスタ素体の外周縁寸法は（
Ａ）（Ｂｌとも１．５ｍｒＲとした。なお上記実施例で
は切溝の構造として直角に交叉するものを例示して説明
したが、第５図に示すように必要に応じ単なる平行した
切溝（８）としたものにおいても同効であることはもち
ろんである。第５図中第１図と同一部分については同一
番号を付し説明を省略した。
［発明の効果］
本発明によればバリスタ素体一方面に複数電極を形成す
る手段として、あらかじめ形成した単一電極をバリスタ
素体まで延びた切溝によって行うため、複数電極は確実
に分離でき複数電極間距離を最短にして沿面放電を皆無
にでき大幅に小形化に貢献できる実用的価値の高い多極
性バリスタのＷＡ造方法を得ることができる。
る手段として、あらかじめ形成した単一電極をバリスタ
素体まで延びた切溝によって行うため、複数電極は確実
に分離でき複数電極間距離を最短にして沿面放電を皆無
にでき大幅に小形化に貢献できる実用的価値の高い多極
性バリスタのＷＡ造方法を得ることができる。
第１図〜第４図は本発明の一実施例に係る多極性バリス
タの製造方法の説明図に関し、第１図は多極性バリスタ
を示す平面図、第２図は第１図イーイ断面図、第３図は
製造途中のバリスタ素体に電極を形成した平面図、第４
図は第３図ローロ断面図、第５図は本発明の他の実施例
に係る多極性バリスタを示す平面図、第６図〜第８図は
従来例に係る多極性バリスタを示すもので第６図は平面
図、第７図は第６図ハーバ断面図、Ｍ８図は第５図Ｘ部
拡大図である。 （１）・・・バリスタ素体、 （２）（３）・・・電極
、 （４）（８）・・・切溝、（５）・・・複数電極、
（６）・・・共通電極性 許 出 願 人 マルコン電
子株式会社７？棲性パリス９Φ乎面回
ヤ１１クイーイ凶り和凹第１図 第２図 クク割シｎｚでリス７の早ｒｔｒ回 第５図 第７圀 第す図 第８図
タの製造方法の説明図に関し、第１図は多極性バリスタ
を示す平面図、第２図は第１図イーイ断面図、第３図は
製造途中のバリスタ素体に電極を形成した平面図、第４
図は第３図ローロ断面図、第５図は本発明の他の実施例
に係る多極性バリスタを示す平面図、第６図〜第８図は
従来例に係る多極性バリスタを示すもので第６図は平面
図、第７図は第６図ハーバ断面図、Ｍ８図は第５図Ｘ部
拡大図である。 （１）・・・バリスタ素体、 （２）（３）・・・電極
、 （４）（８）・・・切溝、（５）・・・複数電極、
（６）・・・共通電極性 許 出 願 人 マルコン電
子株式会社７？棲性パリス９Φ乎面回
ヤ１１クイーイ凶り和凹第１図 第２図 クク割シｎｚでリス７の早ｒｔｒ回 第５図 第７圀 第す図 第８図
Claims (1)
- セラミック粉末を成形焼結し角板状のバリスタ素体を
得る手段と、該手段ののちバリスタ素体の両面に外周縁
を残して角形の電極を形成する手段と、しかるのち電極
の一方面にバリスタ素体まで延びた複数の切溝を形成し
複数に分割独立した複数電極を設ける手段とを具備した
ことを特徴とする多極性バリスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60176029A JPS6235601A (ja) | 1985-08-09 | 1985-08-09 | 多極性バリスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60176029A JPS6235601A (ja) | 1985-08-09 | 1985-08-09 | 多極性バリスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6235601A true JPS6235601A (ja) | 1987-02-16 |
Family
ID=16006480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60176029A Pending JPS6235601A (ja) | 1985-08-09 | 1985-08-09 | 多極性バリスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6235601A (ja) |
-
1985
- 1985-08-09 JP JP60176029A patent/JPS6235601A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4506285A (en) | Substrate made of varistor material having a plurality of electronic components mounted thereon | |
| JP2014036135A (ja) | 静電気保護素子とその製造方法 | |
| JP2007266479A (ja) | 保護素子とその製造方法 | |
| JPS6235601A (ja) | 多極性バリスタの製造方法 | |
| JPS589566B2 (ja) | タソウカトデンアツヨクアツソウチ | |
| JPH04125902A (ja) | 三端子積層チップバリスタ | |
| JPH10199709A (ja) | 積層型バリスタ | |
| JP2004006519A (ja) | 多端子バリスタ | |
| JPH0214501A (ja) | 電圧非直線抵抗器 | |
| JP2011119172A (ja) | 過電圧保護部品 | |
| JPH056806A (ja) | チツプバリスタ | |
| JPH0316242Y2 (ja) | ||
| JP2004014437A (ja) | チップ型サージアブソーバ及びその製造方法 | |
| JPH08153606A (ja) | 積層バリスタ | |
| JPS589561B2 (ja) | バリスタ | |
| JP2002033203A (ja) | 複合電子部品 | |
| JPS5885501A (ja) | 角形バリスタ | |
| JPS6015276Y2 (ja) | 複合厚膜バリスタ | |
| JPH0322883Y2 (ja) | ||
| JPS61102006A (ja) | サ−ジ吸収器 | |
| JPH02220406A (ja) | 多極型バリスタ | |
| JPH0229785Y2 (ja) | ||
| JPH0558245B2 (ja) | ||
| JPH11144835A (ja) | サージ吸収素子及びその製造方法 | |
| CN115547598A (zh) | 一种压敏电阻 |