JPS623570B2 - - Google Patents
Info
- Publication number
- JPS623570B2 JPS623570B2 JP51105349A JP10534976A JPS623570B2 JP S623570 B2 JPS623570 B2 JP S623570B2 JP 51105349 A JP51105349 A JP 51105349A JP 10534976 A JP10534976 A JP 10534976A JP S623570 B2 JPS623570 B2 JP S623570B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- diffusion
- type
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、半導体集積回路特にI2L装置（イン
テグレイテツド・インジエクシヨン・ロジツク）
の製法に係わる。
テグレイテツド・インジエクシヨン・ロジツク）
の製法に係わる。
I2L装置の基本構造は、第１図及び第２図に示
す如く例えばＮ形に高濃度基板１上に之より低濃
度のＮ形エピタキシヤル層２が設けられ、このエ
ピタキシヤル層２にインバータトランジスタのベ
ース領域に相当する第１のＰ形領域３とインジエ
クタとして働くトランジスタのエミツタ領域に相
当する第２のＰ形領域（注入領域）４が拡散によ
つて形成されると共に、第１のＰ形領域３内に拡
散によつてインバータトランジスタのマルチコレ
クタ領域に相当する複数のＮ形領域５〔５ａ，５
ｂ及び５ｃ〕が形成される。そして、エピタキシ
ヤル層２と第1P形領域３と複数のＮ形領域５を
夫々エミツタ、ベース及びマルチコレクタとした
所謂インバータ用のNPN垂直トランジスタを形
成し、また第2P形領域４とエピタキシヤル層２
と第1P形領域３を夫々エミツタ、ベース及びコ
レクタとした所謂インジエクタ用のPNPラテラル
トランジスタを形成して構成される。尚、６は
夫々アルミニウム等よりなる導電層で、これら導
電層６を介して基板１の裏面より端子Ｅが、第
1P形領域３より端子Ｂが、第2P形領域４より端
子Ｉが、各Ｎ形領域５ａ，５ｂ，５ｃより端子
C1，C2，C3が夫々導出される。７はSiO2膜等よ
りなる絶縁層である。
す如く例えばＮ形に高濃度基板１上に之より低濃
度のＮ形エピタキシヤル層２が設けられ、このエ
ピタキシヤル層２にインバータトランジスタのベ
ース領域に相当する第１のＰ形領域３とインジエ
クタとして働くトランジスタのエミツタ領域に相
当する第２のＰ形領域（注入領域）４が拡散によ
つて形成されると共に、第１のＰ形領域３内に拡
散によつてインバータトランジスタのマルチコレ
クタ領域に相当する複数のＮ形領域５〔５ａ，５
ｂ及び５ｃ〕が形成される。そして、エピタキシ
ヤル層２と第1P形領域３と複数のＮ形領域５を
夫々エミツタ、ベース及びマルチコレクタとした
所謂インバータ用のNPN垂直トランジスタを形
成し、また第2P形領域４とエピタキシヤル層２
と第1P形領域３を夫々エミツタ、ベース及びコ
レクタとした所謂インジエクタ用のPNPラテラル
トランジスタを形成して構成される。尚、６は
夫々アルミニウム等よりなる導電層で、これら導
電層６を介して基板１の裏面より端子Ｅが、第
1P形領域３より端子Ｂが、第2P形領域４より端
子Ｉが、各Ｎ形領域５ａ，５ｂ，５ｃより端子
C1，C2，C3が夫々導出される。７はSiO2膜等よ
りなる絶縁層である。
かかるI2L装置は、第１図から明らかなように
通常高濃度基板１上に之より低濃度のエピタキシ
ヤル層を形成したシリコン基体Ｓを用いて、イン
バータ用のNPNトランジスタとしては基体Ｓが
エミツタとなる所謂逆トランジスタを用いてい
る。このために、このNPNトランジスタではベ
ースとなる領域３の面積に比較してコレクタとな
る領域５の面積が小さくなり、その電流増巾率ｈ
FEが非常に小さくなる欠点がある。さらに、ベー
スとなる領域３とコレクタとなる領域５との面積
の差が大きいのでコレクタとなる領域５の数が多
いほどI2L装置の全体の面積が大きくなる。
通常高濃度基板１上に之より低濃度のエピタキシ
ヤル層を形成したシリコン基体Ｓを用いて、イン
バータ用のNPNトランジスタとしては基体Ｓが
エミツタとなる所謂逆トランジスタを用いてい
る。このために、このNPNトランジスタではベ
ースとなる領域３の面積に比較してコレクタとな
る領域５の面積が小さくなり、その電流増巾率ｈ
FEが非常に小さくなる欠点がある。さらに、ベー
スとなる領域３とコレクタとなる領域５との面積
の差が大きいのでコレクタとなる領域５の数が多
いほどI2L装置の全体の面積が大きくなる。
本発明は、このような点に鑑みインバータトラ
ンジスタのコレクタに相当する面積を出来るだけ
ベースに相当する領域の面積に近づけるようにな
し、インバータトランジスタ（逆トランジスタ）
の電流増巾率ｈFEを大ならしめると共に、I2L装
置の全体の面積をより小ならしめるようにした半
導体集積回路即ちI2L装置の製法を提供するもの
である。
ンジスタのコレクタに相当する面積を出来るだけ
ベースに相当する領域の面積に近づけるようにな
し、インバータトランジスタ（逆トランジスタ）
の電流増巾率ｈFEを大ならしめると共に、I2L装
置の全体の面積をより小ならしめるようにした半
導体集積回路即ちI2L装置の製法を提供するもの
である。
以下、第３図及び第４図を用いて本発明による
I2L装置の製法の一例を説明しよう。なお、第３
図A′〜E′は夫々第３図Ａ〜ＥのＹ−Ｙ線上の断
面図、第４図は最終的に得られた平面図である。
I2L装置の製法の一例を説明しよう。なお、第３
図A′〜E′は夫々第３図Ａ〜ＥのＹ−Ｙ線上の断
面図、第４図は最終的に得られた平面図である。
先づ、第３図Ａ及びA′に示すように例えば比
抵抗0.01ΩcmのＮ形高濃度基板１０を用意し、こ
の基板１０上に比抵抗が５ΩcmのＮ形エピタキシ
ヤル層１１を形成して、Ｎ形の半導体基体１２を
構成する。１３はSiO2膜等よりなる絶縁膜であ
る。
抵抗0.01ΩcmのＮ形高濃度基板１０を用意し、こ
の基板１０上に比抵抗が５ΩcmのＮ形エピタキシ
ヤル層１１を形成して、Ｎ形の半導体基体１２を
構成する。１３はSiO2膜等よりなる絶縁膜であ
る。
次に、拡散マスクとなるこの絶縁膜１３に対し
てフオトエツチングを行い拡散窓１４及び１５Ａ
を形成し、その後酸化性雰囲気中で拡散窓１４及
び１５Ａを通して基体１２と反対導電形即ちＰ形
の不純物を拡散し、シート抵抗ρｓが30Ω／□程
度のＰ形領域１６及び１７を形成する。このＰ形
領域１６は所謂インジエクタとして働くトランジ
スタのエミツタ（即ち注入領域）として用いられ
るものである。又Ｐ形領域１７はインバータトラ
ンジスタのベースに相当する領域用のリード領域
となるもので、電極取出部１７Ａと爾後形成され
るマルチコレクタに相当する領域の長さに亘るリ
ード部１７Ｂを有し、上面よりみてＬ字状に形成
される。拡散処理中に拡散窓１４及び１５Ａ上に
はSiO2膜が形成される（第３図Ｂ及びB′）。
てフオトエツチングを行い拡散窓１４及び１５Ａ
を形成し、その後酸化性雰囲気中で拡散窓１４及
び１５Ａを通して基体１２と反対導電形即ちＰ形
の不純物を拡散し、シート抵抗ρｓが30Ω／□程
度のＰ形領域１６及び１７を形成する。このＰ形
領域１６は所謂インジエクタとして働くトランジ
スタのエミツタ（即ち注入領域）として用いられ
るものである。又Ｐ形領域１７はインバータトラ
ンジスタのベースに相当する領域用のリード領域
となるもので、電極取出部１７Ａと爾後形成され
るマルチコレクタに相当する領域の長さに亘るリ
ード部１７Ｂを有し、上面よりみてＬ字状に形成
される。拡散処理中に拡散窓１４及び１５Ａ上に
はSiO2膜が形成される（第３図Ｂ及びB′）。
次に、絶縁膜１３に対してフオトエツチングを
行い、インバータトランジスタのベース及びコレ
クタに共通して対応する複数の拡散窓１８〔１８
Ａ，１８Ｂ及び１８Ｃ〕を形成し、その後窒素雰
囲気中で拡散窓１８Ａ，１８Ｂ及び１８Ｃを通し
て基体１２と反対導電形即ちＰ形の不純物を拡散
し、夫々のＰ形拡散領域１９Ａ，１９Ｂ及び１９
Ｃがエピタキシヤル層１１内において互に連結
し、同時に先に形成したリード領域１７にも連結
して成るＰ形拡散領域１９を形成する。このＰ形
拡散領域１９は、インバータトランジスタのベー
ス領域に相当するものであり、そのシート抵抗ρ
ｓとしては250Ω／□程度に選定される。この拡
散処理は窒素雰囲気中で行なわれるので各拡散窓
１８Ａ，１８Ｂ及び１８Ｃ上にはSiO2膜は形成
されない（第３図Ｃ及びC′）。
行い、インバータトランジスタのベース及びコレ
クタに共通して対応する複数の拡散窓１８〔１８
Ａ，１８Ｂ及び１８Ｃ〕を形成し、その後窒素雰
囲気中で拡散窓１８Ａ，１８Ｂ及び１８Ｃを通し
て基体１２と反対導電形即ちＰ形の不純物を拡散
し、夫々のＰ形拡散領域１９Ａ，１９Ｂ及び１９
Ｃがエピタキシヤル層１１内において互に連結
し、同時に先に形成したリード領域１７にも連結
して成るＰ形拡散領域１９を形成する。このＰ形
拡散領域１９は、インバータトランジスタのベー
ス領域に相当するものであり、そのシート抵抗ρ
ｓとしては250Ω／□程度に選定される。この拡
散処理は窒素雰囲気中で行なわれるので各拡散窓
１８Ａ，１８Ｂ及び１８Ｃ上にはSiO2膜は形成
されない（第３図Ｃ及びC′）。
次に、同一の各拡散窓１８Ａ，１８Ｂ及び１８
Ｃを通して基体１２と同導電形即ちＮ形の不純物
を拡散し（酸化性雰囲気中において）、Ｐ形拡散
領域１９内に夫々独立した複数のＮ形拡散領域２
０〔２０Ａ，２０Ｂ及び２０Ｃ〕を形成する。こ
の各Ｎ形拡散領域２０Ａ，２０Ｂ及び２０Ｃは
夫々インバータトランジスタのマルチコレクタ領
域に相当する（第３図Ｄ及びD′）。
Ｃを通して基体１２と同導電形即ちＮ形の不純物
を拡散し（酸化性雰囲気中において）、Ｐ形拡散
領域１９内に夫々独立した複数のＮ形拡散領域２
０〔２０Ａ，２０Ｂ及び２０Ｃ〕を形成する。こ
の各Ｎ形拡散領域２０Ａ，２０Ｂ及び２０Ｃは
夫々インバータトランジスタのマルチコレクタ領
域に相当する（第３図Ｄ及びD′）。
尚、第３図Ｃの工程において、その領域１９の
拡散を酸化性雰囲気中にて行い、拡散時に各窓１
８Ａ，１８Ｂ及び１８Ｃ上を含んで薄いSiO2膜
を形成し、SiO2膜の厚み差を利用して全面の浅
いエツチングにより窓１８Ａ，１８Ｂ及び１８Ｃ
を再現し、この再現された窓１８Ａ，１８Ｂ及び
１８Ｃを通して次のＮ形領域２０Ａ，２０Ｂ及び
２０Ｃの拡散を行うこともできる。
拡散を酸化性雰囲気中にて行い、拡散時に各窓１
８Ａ，１８Ｂ及び１８Ｃ上を含んで薄いSiO2膜
を形成し、SiO2膜の厚み差を利用して全面の浅
いエツチングにより窓１８Ａ，１８Ｂ及び１８Ｃ
を再現し、この再現された窓１８Ａ，１８Ｂ及び
１８Ｃを通して次のＮ形領域２０Ａ，２０Ｂ及び
２０Ｃの拡散を行うこともできる。
然る後、電極窓あけを行い、夫々Ｐ形拡散領域
１６，１７Ａ及びＮ形拡散領域２０Ａ，２０Ｂ及
び２０Ｃに例えばアルミニウム等よりなる電極２
１を形成し、夫々電極より端子Ｉ，Ｂ，C1，C2
及びC3を導出し、同時に基体１２の裏面に電極
２１を形成し之より端子Ｅを導出する。斯くして
第３図Ｅ，E′及び第４図に示す如き目的のI2L装
置を得る。
１６，１７Ａ及びＮ形拡散領域２０Ａ，２０Ｂ及
び２０Ｃに例えばアルミニウム等よりなる電極２
１を形成し、夫々電極より端子Ｉ，Ｂ，C1，C2
及びC3を導出し、同時に基体１２の裏面に電極
２１を形成し之より端子Ｅを導出する。斯くして
第３図Ｅ，E′及び第４図に示す如き目的のI2L装
置を得る。
斯る製法によれば、インバータトランジスタの
ベース領域及びマルチコレクタ領域に相当する領
域１９及び２０の形成に際して、実質的に同一の
拡散窓１８Ａ，１８Ｂ及び１８Ｃを通して夫々の
不純物を拡散し、領域１９は各拡散窓を通しての
拡散領域をエピタキシヤル層１１内で互に連結し
て構成し、領域２０は夫々独立に形成するように
したので、ベース領域に相当する領域１９の面積
とマルチコレクタ領域に相当する領域２０の面積
との差を極めて小ならしめることができる。因み
に、一例としてコレクタ領域に相当する領域の面
積を1050μ２一定としたとき、第２図の従来製法
による場合はベース領域に相当する領域３の面積
が3562.5μ２であるのに対して、第４図の本発明
製法による場合はベース領域に相当する領域１７
及び１９の面積が2925.0μ２となり第２図の場合
の約82％になる。そして、ベースに相当する領域
の面積を1.0としたときのコレクタ及びベースの
面積比は第２図の従来の場合が0.29、第４図の本
発明の場合が0.36となる。従つて、このようにマ
ルチコレクタに相当する領域２０の面積がベース
に相当する領域１９に近づけることができるの
で、インバータ用のNPN垂直トランジスタの電
流増巾率ｈFEが従来に比して大きくなり、さらに
I2L装置全体の面積がより小さくなる。また、各
拡散窓１８Ａ，１８Ｂ，１８Ｃを通じて個々の領
域１９Ａ，１９Ｂ，１９Ｃを形成し互に連結して
ベース領域１９が形成される。従つて、各領域１
９Ａ，１９Ｂ，１９Ｃにおいて横方向の周辺に拡
散した部分は拡散窓の部分より不純物濃度が低
く、たとえ、それが隣り合う領域の部分で重なつ
ても拡散窓の部分の不純物濃度よりも低くなる。
それ故、ベース領域１９のうち各領域１９Ａ，１
９Ｂ，１９Ｃの重なつた連結部分は低濃度で高抵
抗であるからベース電流が流れにくく実効的なベ
ースとしては働きにくい。従つてNPN垂直トラ
ンジスタの電流増副率ｈFEがより大きくなるもの
である。
ベース領域及びマルチコレクタ領域に相当する領
域１９及び２０の形成に際して、実質的に同一の
拡散窓１８Ａ，１８Ｂ及び１８Ｃを通して夫々の
不純物を拡散し、領域１９は各拡散窓を通しての
拡散領域をエピタキシヤル層１１内で互に連結し
て構成し、領域２０は夫々独立に形成するように
したので、ベース領域に相当する領域１９の面積
とマルチコレクタ領域に相当する領域２０の面積
との差を極めて小ならしめることができる。因み
に、一例としてコレクタ領域に相当する領域の面
積を1050μ２一定としたとき、第２図の従来製法
による場合はベース領域に相当する領域３の面積
が3562.5μ２であるのに対して、第４図の本発明
製法による場合はベース領域に相当する領域１７
及び１９の面積が2925.0μ２となり第２図の場合
の約82％になる。そして、ベースに相当する領域
の面積を1.0としたときのコレクタ及びベースの
面積比は第２図の従来の場合が0.29、第４図の本
発明の場合が0.36となる。従つて、このようにマ
ルチコレクタに相当する領域２０の面積がベース
に相当する領域１９に近づけることができるの
で、インバータ用のNPN垂直トランジスタの電
流増巾率ｈFEが従来に比して大きくなり、さらに
I2L装置全体の面積がより小さくなる。また、各
拡散窓１８Ａ，１８Ｂ，１８Ｃを通じて個々の領
域１９Ａ，１９Ｂ，１９Ｃを形成し互に連結して
ベース領域１９が形成される。従つて、各領域１
９Ａ，１９Ｂ，１９Ｃにおいて横方向の周辺に拡
散した部分は拡散窓の部分より不純物濃度が低
く、たとえ、それが隣り合う領域の部分で重なつ
ても拡散窓の部分の不純物濃度よりも低くなる。
それ故、ベース領域１９のうち各領域１９Ａ，１
９Ｂ，１９Ｃの重なつた連結部分は低濃度で高抵
抗であるからベース電流が流れにくく実効的なベ
ースとしては働きにくい。従つてNPN垂直トラ
ンジスタの電流増副率ｈFEがより大きくなるもの
である。
又、第３図及び第４図の場合、インバータ用ト
ランジスタのベースに相当する領域には、高不純
物濃度のリード領域１７が設けられているのでマ
ルチコレクタの数が多い場合にもベース抵抗を小
ならしめ得る。
ランジスタのベースに相当する領域には、高不純
物濃度のリード領域１７が設けられているのでマ
ルチコレクタの数が多い場合にもベース抵抗を小
ならしめ得る。
上述せる本発明製法によれば、I2L装置のイン
バータ用トランジスタの電流増巾率ｈFEを向上
し、且つ装置全体の面積をさらに小ならしめるも
のであり、特性の向上と相俟つて素子の小型化を
促進できるものである。
バータ用トランジスタの電流増巾率ｈFEを向上
し、且つ装置全体の面積をさらに小ならしめるも
のであり、特性の向上と相俟つて素子の小型化を
促進できるものである。
第１図及び第２図はI2L装置の基本構造を示す
断面図及び平面図、第３図Ａ〜Ｅは本発明による
製法の一例を示す工程順の断面図、第３図A′〜
E′は夫々第３図Ａ〜ＥのＹ−Ｙ線上の断面図、
第４図は第３図Ｄの平面図である。 １２は第１導電形の半導体基体、１３は拡散マ
スクとなる絶縁膜、１４，１５，１８Ａ，１８
Ｂ，１８Ｃは拡散窓、１６は注入領域、１７，１
９はベースに相当する領域、２０はコレクタに相
当する領域である。
断面図及び平面図、第３図Ａ〜Ｅは本発明による
製法の一例を示す工程順の断面図、第３図A′〜
E′は夫々第３図Ａ〜ＥのＹ−Ｙ線上の断面図、
第４図は第３図Ｄの平面図である。 １２は第１導電形の半導体基体、１３は拡散マ
スクとなる絶縁膜、１４，１５，１８Ａ，１８
Ｂ，１８Ｃは拡散窓、１６は注入領域、１７，１
９はベースに相当する領域、２０はコレクタに相
当する領域である。
Claims (1)
- １ エミツタに相当する半導体基体に該基体と反
対導電形でベースのリード領域に相当する高不純
物濃度の拡散領域を形成し、上記半導体基体の表
面にベースに対応する複数の窓を有した拡散マス
クを形成し、該窓から上記半導体基体と反対導電
形の不純物を拡散し複数の拡散領域を半導体基体
内で互に連結させてベースに相当する領域を形成
すると共に、該複数の拡散領域を上記ベースのリ
ード領域に相当する高不純物濃度の拡散領域にも
連結せしめ、上記窓と実質的に同一の窓を用いて
上記半導体基体と同一導電形の不純物を拡散し上
記ベースに相当する領域内に独立した複数のコレ
クタに相当する領域を形成することを特徴とする
半導体集積回路の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10534976A JPS5330285A (en) | 1976-09-02 | 1976-09-02 | Production of semiconductor i ntegrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10534976A JPS5330285A (en) | 1976-09-02 | 1976-09-02 | Production of semiconductor i ntegrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5330285A JPS5330285A (en) | 1978-03-22 |
| JPS623570B2 true JPS623570B2 (ja) | 1987-01-26 |
Family
ID=14405245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10534976A Granted JPS5330285A (en) | 1976-09-02 | 1976-09-02 | Production of semiconductor i ntegrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5330285A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5528673U (ja) * | 1978-08-16 | 1980-02-25 |
-
1976
- 1976-09-02 JP JP10534976A patent/JPS5330285A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5330285A (en) | 1978-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4404738A (en) | Method of fabricating an I2 L element and a linear transistor on one chip | |
| US4647958A (en) | Bipolar transistor construction | |
| US4109273A (en) | Contact electrode for semiconductor component | |
| JPS623570B2 (ja) | ||
| JPS58170062A (ja) | 半導体装置 | |
| JPS6360550B2 (ja) | ||
| JP3300530B2 (ja) | メサ型半導体装置の製造方法 | |
| US4905070A (en) | Semiconductor device exhibiting no degradation of low current gain | |
| JPH0358172B2 (ja) | ||
| JPS6060753A (ja) | 半導体装置 | |
| JPH0425711B2 (ja) | ||
| JPS63146466A (ja) | ベース・エミッタコンタクト構成体及びその製造方法 | |
| JPS60119769A (ja) | 半導体装置 | |
| JP2783888B2 (ja) | 半導体装置およびその製造方法 | |
| JPS58164241A (ja) | 半導体装置の製造方法 | |
| JPS6152575B2 (ja) | ||
| JPS6158981B2 (ja) | ||
| JPH02278736A (ja) | 半導体装置 | |
| JPH0157506B2 (ja) | ||
| JPS625657A (ja) | 半導体集積回路装置 | |
| JPH0436578B2 (ja) | ||
| JPS62299059A (ja) | 半導体装置 | |
| JPH02163940A (ja) | 半導体装置 | |
| JPS61224355A (ja) | 半導体装置及びその製造方法 | |
| JPS63257261A (ja) | 半導体装置の製造方法 |