JPS6235747A - 網制御装置の呼出し信号の自己テスト回路 - Google Patents
網制御装置の呼出し信号の自己テスト回路Info
- Publication number
- JPS6235747A JPS6235747A JP17410485A JP17410485A JPS6235747A JP S6235747 A JPS6235747 A JP S6235747A JP 17410485 A JP17410485 A JP 17410485A JP 17410485 A JP17410485 A JP 17410485A JP S6235747 A JPS6235747 A JP S6235747A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- test
- cll
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、網制御装置（ＮＣＵ）の自己テスト回路に係
り、特に現地でのトラブル時の原因追求に好適な網制御
装置の呼出し信号の自己テスト回路に関する。
り、特に現地でのトラブル時の原因追求に好適な網制御
装置の呼出し信号の自己テスト回路に関する。
従来では網制御装置（ＮＣＵ）の自己テスト機能は主に
コストが高いという理由から取り付けていない現状であ
る。しかし、回線トラブルによる社会的影響が増大した
りコストが下がるに従い、ＮＣＵの自己テスト機能の必
要性が高まってくる。このＮＣＵの自己テスト機能がな
いと、ｌトラブル場所が回線かＮＣＵパッケージかなど
の切り分けができないため対応が遅れがちであり、ＮＣ
Ｕパッケージの正常か異常かを早く判定しうろことか回
線部分のトラブルシュートの第一歩と考えられる。
コストが高いという理由から取り付けていない現状であ
る。しかし、回線トラブルによる社会的影響が増大した
りコストが下がるに従い、ＮＣＵの自己テスト機能の必
要性が高まってくる。このＮＣＵの自己テスト機能がな
いと、ｌトラブル場所が回線かＮＣＵパッケージかなど
の切り分けができないため対応が遅れがちであり、ＮＣ
Ｕパッケージの正常か異常かを早く判定しうろことか回
線部分のトラブルシュートの第一歩と考えられる。
本発明の目的は、従来では網制御装置（ＮＣＵ）の交換
機とのインタフェース（回線）を制御する機能の確認は
ＮＣＵ以外のシミュレータまたは交換機を用いるより手
段がなかった点にがんがみて、交換機の一部の機能なＮ
ＣＵに付加することにより上記制御部の機能のチェック
をＮＣＵ以外の外部機器を用いることなく手軽に実現で
きる網制御装置（ＮＣＵ）の呼出し信号の自己テスト回
路を提供するにある。
機とのインタフェース（回線）を制御する機能の確認は
ＮＣＵ以外のシミュレータまたは交換機を用いるより手
段がなかった点にがんがみて、交換機の一部の機能なＮ
ＣＵに付加することにより上記制御部の機能のチェック
をＮＣＵ以外の外部機器を用いることなく手軽に実現で
きる網制御装置（ＮＣＵ）の呼出し信号の自己テスト回
路を提供するにある。
本発明は、１つには網制御装置（ＮＣＵ）が交換機との
間で信号を送受信してその機能を果していて交換機の機
能の一部をＮＣＵが持てば自己テストが可能であること
から必要な交換機の機能なＮＣＵに取り込むとともに、
２つにはテスト中でも交換機に交換動作を行なわせるの
に無関係な信号を与えてはならないことからテストを実
行する場合にリレーで回線とＮＣＵを切り離しておくよ
うにして自己テスト機能を付加した網制御装置の呼出し
信号の自己テスト回路である。
間で信号を送受信してその機能を果していて交換機の機
能の一部をＮＣＵが持てば自己テストが可能であること
から必要な交換機の機能なＮＣＵに取り込むとともに、
２つにはテスト中でも交換機に交換動作を行なわせるの
に無関係な信号を与えてはならないことからテストを実
行する場合にリレーで回線とＮＣＵを切り離しておくよ
うにして自己テスト機能を付加した網制御装置の呼出し
信号の自己テスト回路である。
以下に本発明の一実施例を第１図ないし第５図により説
明する。
明する。
第１図は本発明による網制御装置（ＮＣＵ）の呼出し信
号ＣＣＬ信号）の自己テスト回路の一実施例を示すブロ
ック図である。第１図において、１はモデム回路、２は
トランス、３はリレー、４はＵリンク、５は回線、６は
ＮＣＵ回路、７はＣＬ倍信号検出するＣＬ検出回路、８
はテクト開始のテスト信号を発生するテストスイッチ、
９は本自己テスト回路の制御タイミングを与えるＣＬ制
御回路、１０はＮＣＵの着信動作時に必要な、ＣＬ倍信
号１６ＨＥの呼出し信号）を発生するＣＬ発生回路、１
１はＣＬ検出結果が正常か異常かを判定するＣＬ判定回
路、１２はＣＬ判定結果を表示する表示回路、１３はリ
レーである。なお、モデム回路１ないしＣＬ検出回路７
までは従来のモデム部およびＮＣＵ＠からなる内蔵モデ
ム・ＮＣＵのパッケージを構成し、テストスイッチ８な
いし表示回路１２までは本発明により付加されたＣＬ倍
信号自己テスト回路を構成する。１４は回線５からのＣ
↓倍信号１５はＣＬ検出信号で、１６はテスト信号、１
７は制御パルス、１８はＣＬ判定可信号、１９はＣＬ発
生回路１０からのＣＬ倍信号ある。
号ＣＣＬ信号）の自己テスト回路の一実施例を示すブロ
ック図である。第１図において、１はモデム回路、２は
トランス、３はリレー、４はＵリンク、５は回線、６は
ＮＣＵ回路、７はＣＬ倍信号検出するＣＬ検出回路、８
はテクト開始のテスト信号を発生するテストスイッチ、
９は本自己テスト回路の制御タイミングを与えるＣＬ制
御回路、１０はＮＣＵの着信動作時に必要な、ＣＬ倍信
号１６ＨＥの呼出し信号）を発生するＣＬ発生回路、１
１はＣＬ検出結果が正常か異常かを判定するＣＬ判定回
路、１２はＣＬ判定結果を表示する表示回路、１３はリ
レーである。なお、モデム回路１ないしＣＬ検出回路７
までは従来のモデム部およびＮＣＵ＠からなる内蔵モデ
ム・ＮＣＵのパッケージを構成し、テストスイッチ８な
いし表示回路１２までは本発明により付加されたＣＬ倍
信号自己テスト回路を構成する。１４は回線５からのＣ
↓倍信号１５はＣＬ検出信号で、１６はテスト信号、１
７は制御パルス、１８はＣＬ判定可信号、１９はＣＬ発
生回路１０からのＣＬ倍信号ある。
まず、従来の回路部分を説明する。第２図は第１図のＣ
Ｌ検出回路７を例示する詳細回路図である。第２図にお
いて、２０はコンデンサ、２１は抵抗、２２ 、２３は
フォトダイオード、２４．２５はフォトトランジスタ、
２６は抵抗、２７は抵抗Ｒ１，２８は抵抗Ｒ２，２９は
コンデンサＣ１，３０はバッファである。６１は交流の
ＣＬ倍信号直流カット信号）、３２はＣＬ検出信号（バ
ラフチ入力信号）、１５はＣＬ検出信号（バッファ出力
信号）である。第５図は第１図および第２図のＣＬ検出
回路７の回線５からのＣＬ信号１４の検出時のタイムチ
ャートである。
Ｌ検出回路７を例示する詳細回路図である。第２図にお
いて、２０はコンデンサ、２１は抵抗、２２ 、２３は
フォトダイオード、２４．２５はフォトトランジスタ、
２６は抵抗、２７は抵抗Ｒ１，２８は抵抗Ｒ２，２９は
コンデンサＣ１，３０はバッファである。６１は交流の
ＣＬ倍信号直流カット信号）、３２はＣＬ検出信号（バ
ラフチ入力信号）、１５はＣＬ検出信号（バッファ出力
信号）である。第５図は第１図および第２図のＣＬ検出
回路７の回線５からのＣＬ信号１４の検出時のタイムチ
ャートである。
この構成で、第１図の網制御装置の着信動作時に交換機
（図示していない）から回線５を通してＣＬ倍信号呼出
し信号）１４を受信する。このＣ↓信号１４は回線５か
ら’［Ｊ ＩＪンク４およびリレー（ル２１）１ｓおよ
びリレー（ＣＭＬ’Ｉ ５を避退してＣＬ検出回路７に
入り、このＣＬ検出回路７からＣＬ検出信号１５が出力
される。ここでＣＬ検出回路７の検出動作の詳細を第２
図および第５図を参照して説明する。第１図の回線５の
回線Ｘは回線Ｙを基準にして４８■の直流電圧をもち、
これより入力するＣＬ信号１４は第３図に示すように４
８Ｖの直流信号の上に１６Ｈ２の直流信号がのった信号
となる。このＣＬ信号１４は第２図のＣＬ検出回路７の
コンデンサ２０および抵抗２１により第６図のように直
流がカットされた交流のＣＬ倍信号直流カット信号）６
１となる。なお、このＣＬ信号３１は１秒間経続して２
秒間休止する交流信号である。
（図示していない）から回線５を通してＣＬ倍信号呼出
し信号）１４を受信する。このＣ↓信号１４は回線５か
ら’［Ｊ ＩＪンク４およびリレー（ル２１）１ｓおよ
びリレー（ＣＭＬ’Ｉ ５を避退してＣＬ検出回路７に
入り、このＣＬ検出回路７からＣＬ検出信号１５が出力
される。ここでＣＬ検出回路７の検出動作の詳細を第２
図および第５図を参照して説明する。第１図の回線５の
回線Ｘは回線Ｙを基準にして４８■の直流電圧をもち、
これより入力するＣＬ信号１４は第３図に示すように４
８Ｖの直流信号の上に１６Ｈ２の直流信号がのった信号
となる。このＣＬ信号１４は第２図のＣＬ検出回路７の
コンデンサ２０および抵抗２１により第６図のように直
流がカットされた交流のＣＬ倍信号直流カット信号）６
１となる。なお、このＣＬ信号３１は１秒間経続して２
秒間休止する交流信号である。
ｋの交流のＣＬ信号５１が正または負の時でも電流が流
れるように第２図のフォトダイオード２２゜２３は逆方
向に並列接続した構成となっている。
れるように第２図のフォトダイオード２２゜２３は逆方
向に並列接続した構成となっている。
これにより、交流のＣＬ信号３１が１秒間経続して入力
している時にはフォトダイオード２２または２３に電流
が流れるため、フォトトランジスタ２４または２５に電
流が流れて該フォトトランジスタ２４または２５がオン
となり、該フォトトランジスタ２４．２５のコレクタが
コレクタ電源電圧の＋５Ｖのハイレベルからローレベル
トする。したがってコレクタより抵抗２７．２８および
コンデンサ２９を介したバッファ３０の入力のＣＬＬ出
信号（バッファ入力信号）３２およびバッファ３０の出
力のＣＬＬ出信号（バッファ出力信号）１５は第６図に
示すようにローレベルとなる。ついで交流のＣＬＬ号６
１が２秒間休止している間にはＣＬＬ出信号（バッファ
入力信号）６２は抵抗２７およびコンデンサ２９から構
成される積分回路のＲ１（、’１時定数により第６図の
ようにローレベルより上昇するか、このさいＣＬＬ出信
号（バッファ出力信号）１５か第６図のようにハイレベ
ルにならずにローレベルを維持するように積分回路のＲ
１Ｃ１時定数を設定している。このようにして回線５か
らＣＬＬ号１４が入力されている時には、ＣＬＬ出回路
７はＣＬＬ出信号（バッファ出力信号）１５０ロ一レベ
ル信号を出力する。
している時にはフォトダイオード２２または２３に電流
が流れるため、フォトトランジスタ２４または２５に電
流が流れて該フォトトランジスタ２４または２５がオン
となり、該フォトトランジスタ２４．２５のコレクタが
コレクタ電源電圧の＋５Ｖのハイレベルからローレベル
トする。したがってコレクタより抵抗２７．２８および
コンデンサ２９を介したバッファ３０の入力のＣＬＬ出
信号（バッファ入力信号）３２およびバッファ３０の出
力のＣＬＬ出信号（バッファ出力信号）１５は第６図に
示すようにローレベルとなる。ついで交流のＣＬＬ号６
１が２秒間休止している間にはＣＬＬ出信号（バッファ
入力信号）６２は抵抗２７およびコンデンサ２９から構
成される積分回路のＲ１（、’１時定数により第６図の
ようにローレベルより上昇するか、このさいＣＬＬ出信
号（バッファ出力信号）１５か第６図のようにハイレベ
ルにならずにローレベルを維持するように積分回路のＲ
１Ｃ１時定数を設定している。このようにして回線５か
らＣＬＬ号１４が入力されている時には、ＣＬＬ出回路
７はＣＬＬ出信号（バッファ出力信号）１５０ロ一レベ
ル信号を出力する。
つぎに、本発明により付加された自己テスト回路部分を
説明する。第４図は第１図のＣＬＬ御回路９を例示する
ブロック図である。第４図に・おいて、６６は６進カウ
ンタ、６４はタイマである。
説明する。第４図は第１図のＣＬＬ御回路９を例示する
ブロック図である。第４図に・おいて、６６は６進カウ
ンタ、６４はタイマである。
なお、ＣＬＬ御回路９の出力の制御パルス１７およびＣ
ＬＬ定可信号（タイマ出力信号）１８のタイムチャート
はそれぞれ次の第５図および第６図のタイムチャートに
示される。第５図（Ａ） 、 （Ｂ）は第１図のＣＬＬ
生回路１０を例示するそれぞれブロック図およびそのタ
イムチャートである。第５図（Ａ）、（Ｂ） において
、３５は１６Ｈ２発信回路、６６はローパスフィルタＬ
ＰＦ、５ｙはトランスである。３８は１６Ｈｚ発信回路
３５の出力信号、５９はローパスフィルタ６６の出力信
号である。第６図は第１図のＣ↓判定回路１１のタイム
チャートである。
ＬＬ定可信号（タイマ出力信号）１８のタイムチャート
はそれぞれ次の第５図および第６図のタイムチャートに
示される。第５図（Ａ） 、 （Ｂ）は第１図のＣＬＬ
生回路１０を例示するそれぞれブロック図およびそのタ
イムチャートである。第５図（Ａ）、（Ｂ） において
、３５は１６Ｈ２発信回路、６６はローパスフィルタＬ
ＰＦ、５ｙはトランスである。３８は１６Ｈｚ発信回路
３５の出力信号、５９はローパスフィルタ６６の出力信
号である。第６図は第１図のＣ↓判定回路１１のタイム
チャートである。
この構成で、第１図の網制御装置に付加されたＣ’Ｌ信
号（呼出し信号）の自己テスト回路のテストスイッチ８
かオンすると、テスト信号１６（第６図）により第４図
のＣＬＬ御回路９の３進カウンタ６６より第５図（八）
に示すような制御パルス１７が出力されろとともに、タ
イマ５３より第６図に示すようなタイマ出力信号１８が
出力され孔この制御パルス（５進力ウンタ出力信号）１
７は第５図（Ａ）のように１秒間ハイレベルで２秒間ロ
ーレベルの信号である。かくて制御パルス１７が１秒間
ハイレベルの時には第５図（Ａ）のＣＬＬ生回路１０の
１６Ｈ２発信回路３４から第５図（Ｂ）のような１６Ｈ
ｚのパルスの出力信号６日が出力され、制御パルス１７
が２秒間ローレベルの時には１６Ｈ２発信回路３５の出
力信号６８はローレベルとなる。
号（呼出し信号）の自己テスト回路のテストスイッチ８
かオンすると、テスト信号１６（第６図）により第４図
のＣＬＬ御回路９の３進カウンタ６６より第５図（八）
に示すような制御パルス１７が出力されろとともに、タ
イマ５３より第６図に示すようなタイマ出力信号１８が
出力され孔この制御パルス（５進力ウンタ出力信号）１
７は第５図（Ａ）のように１秒間ハイレベルで２秒間ロ
ーレベルの信号である。かくて制御パルス１７が１秒間
ハイレベルの時には第５図（Ａ）のＣＬＬ生回路１０の
１６Ｈ２発信回路３４から第５図（Ｂ）のような１６Ｈ
ｚのパルスの出力信号６日が出力され、制御パルス１７
が２秒間ローレベルの時には１６Ｈ２発信回路３５の出
力信号６８はローレベルとなる。
この出力信号３８はローパスフィルタ５６を通過するこ
とにより、第５図ＣＢ）のようなローパスフィルタ３６
の出力信号３９がえられる。この出力信号６９はトラン
ス３７を通過したのち、パッケージの直流電圧３０Ｖが
加えらｒることにより、線Ｙを基準にして直流電圧３０
Ｖをもつ第５図（Ｂ）に示すような直流信号・の上に１
６Ｈ２の交流信号がσ）ったＣＬＬ号１９を出力する。
とにより、第５図ＣＢ）のようなローパスフィルタ３６
の出力信号３９がえられる。この出力信号６９はトラン
ス３７を通過したのち、パッケージの直流電圧３０Ｖが
加えらｒることにより、線Ｙを基準にして直流電圧３０
Ｖをもつ第５図（Ｂ）に示すような直流信号・の上に１
６Ｈ２の交流信号がσ）ったＣＬＬ号１９を出力する。
なお、実回路５からのＣＬＬ号１４は直流電圧４８Ｖを
もつ交流信号であるが、本実施例の自己テスト回路のＣ
ＬＬ生回路１０からのＣＬＬ号１９はパンケージの直流
電圧３０Ｖをもつ交流信号として次のようにテストが行
なわれろ。
もつ交流信号であるが、本実施例の自己テスト回路のＣ
ＬＬ生回路１０からのＣＬＬ号１９はパンケージの直流
電圧３０Ｖをもつ交流信号として次のようにテストが行
なわれろ。
一方で上記のテストスイッチ８かオンすると上記のテス
ト信号１６（第６図）により第１図のＣＬＬ御回路９は
リレー（Ｙ−１１）１３をオンにする（その接続は図示
していない）。したがって、上記のＣ↓発生回路１０か
ら出力するＣＬＬ号１９はリレー（４Ｊ１ ） １３お
よびリレー（ＣＭＬ）３を通過してＣＬＬ出回路７に入
力される、この入力されたＣＬＬ号１９は先に第２図お
よび第３図により説明した回線５からのＣＬＬ号１４の
入力時と同様にしてＣＬＬ出回路７により検出され、こ
れにより第３図と同様の第６図のＣＬＬ出信号（バッフ
ァ出力信号）１５が出力されろ。また、上記のテストス
イッチ８がオンすると第６図のようなテスト信号１６に
より、第４図のＣＬＬ御回路９０制御タイマ３４から第
６図のようなＣＬＬ定可信号（タイマ出力信号）１日が
出力される。このＣＬＬ定可信号１日はテストスイッチ
８のオンにより第６図のテスト信号１６がローレベルと
なった時点の３秒後からテストスイッチ８をオフしてテ
スト信号・１６がハイレベルになるまでの間口−レベル
となり、この間にはＣＬＬ定回路１１によりＣＬ判判定
子あることを示している。かくしてこの間にＣＬ信号１
９を検出したＣＬＬ出回路８のＣＬＬ出信号１５が第６
図と同じく第６図のようにローレベルであれば本網制御
装置のＣＬ倍信号呼出し信号）１４を検出するためのＣ
ＬＬ出回路７は正常であり、もしハイレベルであれば異
常であるとＣｂ判定回路１１により判定することができ
る。このＣＬＬ定回路１１による判定データは表示回路
１２に送られ、その判定結果が表示される。
ト信号１６（第６図）により第１図のＣＬＬ御回路９は
リレー（Ｙ−１１）１３をオンにする（その接続は図示
していない）。したがって、上記のＣ↓発生回路１０か
ら出力するＣＬＬ号１９はリレー（４Ｊ１ ） １３お
よびリレー（ＣＭＬ）３を通過してＣＬＬ出回路７に入
力される、この入力されたＣＬＬ号１９は先に第２図お
よび第３図により説明した回線５からのＣＬＬ号１４の
入力時と同様にしてＣＬＬ出回路７により検出され、こ
れにより第３図と同様の第６図のＣＬＬ出信号（バッフ
ァ出力信号）１５が出力されろ。また、上記のテストス
イッチ８がオンすると第６図のようなテスト信号１６に
より、第４図のＣＬＬ御回路９０制御タイマ３４から第
６図のようなＣＬＬ定可信号（タイマ出力信号）１日が
出力される。このＣＬＬ定可信号１日はテストスイッチ
８のオンにより第６図のテスト信号１６がローレベルと
なった時点の３秒後からテストスイッチ８をオフしてテ
スト信号・１６がハイレベルになるまでの間口−レベル
となり、この間にはＣＬＬ定回路１１によりＣＬ判判定
子あることを示している。かくしてこの間にＣＬ信号１
９を検出したＣＬＬ出回路８のＣＬＬ出信号１５が第６
図と同じく第６図のようにローレベルであれば本網制御
装置のＣＬ倍信号呼出し信号）１４を検出するためのＣ
ＬＬ出回路７は正常であり、もしハイレベルであれば異
常であるとＣｂ判定回路１１により判定することができ
る。このＣＬＬ定回路１１による判定データは表示回路
１２に送られ、その判定結果が表示される。
このように本実施例によれば、交換機の呼出し信号ＣＣ
Ｌ信号）発生回路の一部を網制御装置パッケージ内に取
り込むことにより、外部機器を用いることなく手軽にパ
ンケージ内のＣＬ撞出出回路機能の確認を行なうことが
できるから、障害の切り分けが早められる。
Ｌ信号）発生回路の一部を網制御装置パッケージ内に取
り込むことにより、外部機器を用いることなく手軽にパ
ンケージ内のＣＬ撞出出回路機能の確認を行なうことが
できるから、障害の切り分けが早められる。
以上の説明のように本発明によれば、網制御装置の呼出
し信号の自己テスト回路を内部に持っていて、回線不通
時に内部テストが実行できろため、障害や不良場所の切
り分けが簡単となってトラブルシュートの時間を短かく
できる効果がある。
し信号の自己テスト回路を内部に持っていて、回線不通
時に内部テストが実行できろため、障害や不良場所の切
り分けが簡単となってトラブルシュートの時間を短かく
できる効果がある。
第１図は本発明による網制御装置の呼出し信号の自己テ
スト回路の一実施例を示すブロック図、第２図は第１図
のＣＬ検検出回路力詳細回路図、第３図は第２図のタイ
ムチャート、第４図は第１図のＣＬＬ出回路９のブロッ
ク図、第５図（Ａ）、ＣＢ）は第１図のＣ↓発生回路１
０のブロック図とそのタイムチャート、第６図は第１図
のＣＬＬ定回路１１のタイムチャートである。 １・・・・・・モデム回路、 ２・・・・・・ト
ランス、３・・・・・・リレー、 ４・・・
・・・Ｕリンク、５・・・・・・回線、
６・・・・・・ＮＣＵ回路、７・・・・・・ＣＬＬ出回
路、 ８・・・・・・テストスイッチ、９・・・・
・・ＣＬ制、御回路、 １０・・・・・・ＣＬＬ生
回路、１１・・−・・ＣＬＬ定回路、 １２・・・
・・・表示回路、１３・・・・・・リレー、 １４・・・・・・呼出し信号ＣＣＬ信号）、１５・・・
・・・ＣＬＬ出信号、 １６・・・・・・テスト信
号、１７・・・・・・制御パルス、 １Ｂ・・・
・・・ＣＬＬ定可信号、１９・・−・・ＣＬ倍信号
スト回路の一実施例を示すブロック図、第２図は第１図
のＣＬ検検出回路力詳細回路図、第３図は第２図のタイ
ムチャート、第４図は第１図のＣＬＬ出回路９のブロッ
ク図、第５図（Ａ）、ＣＢ）は第１図のＣ↓発生回路１
０のブロック図とそのタイムチャート、第６図は第１図
のＣＬＬ定回路１１のタイムチャートである。 １・・・・・・モデム回路、 ２・・・・・・ト
ランス、３・・・・・・リレー、 ４・・・
・・・Ｕリンク、５・・・・・・回線、
６・・・・・・ＮＣＵ回路、７・・・・・・ＣＬＬ出回
路、 ８・・・・・・テストスイッチ、９・・・・
・・ＣＬ制、御回路、 １０・・・・・・ＣＬＬ生
回路、１１・・−・・ＣＬＬ定回路、 １２・・・
・・・表示回路、１３・・・・・・リレー、 １４・・・・・・呼出し信号ＣＣＬ信号）、１５・・・
・・・ＣＬＬ出信号、 １６・・・・・・テスト信
号、１７・・・・・・制御パルス、 １Ｂ・・・
・・・ＣＬＬ定可信号、１９・・−・・ＣＬ倍信号
Claims (1)
- 網制御装置の着信動作時に必要な呼出し信号を発生する
呼出し信号発生回路と、上記呼出し信号を入力してテス
トを開始するテスト信号を発生するテストスイッチと、
上記呼出し信号を検出する呼出し信号検出回路と、該検
出結果が正常か異常かを判定する判定回路と、該判定結
果を表示する表示回路と、上記テスト信号により上記呼
出し信号発生回路および上記判定回路の制御タイミング
を与える制御回路とから構成され、上記呼出し信号を網
制御装置内部で発生させることにより上記呼出し信号検
出回路の自己テストを可能にした網制御装置の呼出し信
号の自己テスト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17410485A JPS6235747A (ja) | 1985-08-09 | 1985-08-09 | 網制御装置の呼出し信号の自己テスト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17410485A JPS6235747A (ja) | 1985-08-09 | 1985-08-09 | 網制御装置の呼出し信号の自己テスト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6235747A true JPS6235747A (ja) | 1987-02-16 |
Family
ID=15972715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17410485A Pending JPS6235747A (ja) | 1985-08-09 | 1985-08-09 | 網制御装置の呼出し信号の自己テスト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6235747A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007196344A (ja) * | 2006-01-30 | 2007-08-09 | Brother Ind Ltd | 工作機械 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60117860A (ja) * | 1983-11-29 | 1985-06-25 | Fujitsu Ltd | 擬似呼システムの信号音検出方式 |
-
1985
- 1985-08-09 JP JP17410485A patent/JPS6235747A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60117860A (ja) * | 1983-11-29 | 1985-06-25 | Fujitsu Ltd | 擬似呼システムの信号音検出方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007196344A (ja) * | 2006-01-30 | 2007-08-09 | Brother Ind Ltd | 工作機械 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5222119A (en) | Communication system and a method, to detect a power exposure of a communication line | |
| JPH0946417A (ja) | リングトリップ回路 | |
| US4220825A (en) | Telephone status monitor circit | |
| JPS6235747A (ja) | 網制御装置の呼出し信号の自己テスト回路 | |
| US5163090A (en) | Over-current verifier circuit for an enhanced subscriber line interface | |
| JPS61141022A (ja) | キ−ボ−ド・インタ−フエ−ス回路の試験装置 | |
| US4736412A (en) | Method of and circuit arrangement for evaluating the output signals of current flow detectors in telecommunication facilities | |
| JPS58115997A (ja) | サ−ビス要求呼および連続性センサ回路 | |
| JPH01228271A (ja) | Ｃｒｔ保護回路 | |
| JPS61144158A (ja) | 応答検出回路 | |
| JPS64756B2 (ja) | ||
| JPH1042488A (ja) | 電源装置 | |
| JPH0633728Y2 (ja) | 時分割多重伝送装置 | |
| JPH07175982A (ja) | 火災感知器 | |
| JPH03285429A (ja) | 信号伝送システム | |
| JP3403243B2 (ja) | 網制御回路 | |
| SU1190312A1 (ru) | Устройство автоматического контрол монтажа с радиоэлементами | |
| SU1597770A1 (ru) | Устройство контрол сопротивлени изол ции | |
| JPS6239866B2 (ja) | ||
| KR100547885B1 (ko) | 통신 단말기의 복합 신호 감지회로 및 그 처리방법 | |
| JPS589412Y2 (ja) | 電話機の不要な信号器音サプレサ | |
| JP2947953B2 (ja) | 網制御装置 | |
| JPH0752974B2 (ja) | ライントランクインタフエイス装置 | |
| JPS60117828A (ja) | 中継器バイパス制御装置 | |
| JPS63151144A (ja) | 着信検出装置 |