JPS6235846A - 印刷機のシ−ケンス制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

（産業上の利用分野） 本発明は印刷機の個別ユニットの操作のためのシーケン
ス制御３Ｉｌ装置に関ザる。 （従来の技術） ブ［ＩＬ！ス変放と操作指令のためのへ力装冒、ブ［］
レス変数と操作指令をプロセスに従って組合わけ、ａ１
０御順序を実現づ−るための処理ユニツ１〜、機械の正
常運転時の操作のための固定プログラムによるアドレス
指定主プログラム記憶装置、正常運転から偏りが現れた
時の順序操作のための、固定プログラムによる複数個の
アドレス指定［ナブプロダラム記憶装「１．処理１ニツ
トのための、固定プログラムによる制御プログラム記＋
？！、装置、無選択ブ［Ｊグラマプル状態変数記憶装置
、回転角同明信号を送出する同期化部及び制り１１指令
を送出づ−るための出力装置を具備した印刷機のシーケ
ンス制り１１装詔は公知である（東独特許第９８０４１
号明細書）。 このシーケンス制御装置の欠点は、プログラム記憶装置
が特定の型のただ１種類の印（１す磯のためにしか設計
されていないことである。しかし特定の型の制御は印刷
機の杯類をｈ虞することを必要とするから、そのつどブ
［１グラム記憶装置の交換が必要となり、このため多額
の改装費が発生する。 例えば最後の印すリ部で操作を行なおうとする時に、印
刷部の型ににつτｆＫ３．後の印刷部が第２ないし第８
印刷部であるという場合に、このことが必要である。 （発明が解決しようとげる問題点） 本発明の意図づるところは、印刷機シーケンス制御装置
の汎用性を高めることである。 本発明の目的は、機械の種類に無関係なシーケンス制御
２１ＩＫ首を提供することである。 （問題点を解決するだめの手段〉 この目的は本発明に基づき特許請求の範囲に記載した構
成によって達成される。 （実施例Ｊｙよび作用） 以Ｆ、本発明を、図面を参照して詳述する。 第１図に本発明のシーケンス制御装置のブロック構成図
を示す。このシーケンス制御装■は処理ユニット２、処
理ユニツ１〜２と結合されたスタートｖＪｕＤ装百６、
スタート制御装置６と結合された入力装置１、スター１
−制御２Ｉｌ装置６と結合された出力装；青３、処理ユ
ニット２と結合された同期化部５及びスタート制御装置
６と結合されたプログラム記憶装置４から成る。なおシ
ーケンス制御というｌＩ’Ｊ念は、プロセス変数と操作
指令を印ｎｌｌ　ｍの回転角で表される時間信号により
プロセスに従って処理することを息味する。 プロセス変数として機械の状態が使用され、操作指令と
は手操作で入力される指令のことである。 処？ｐｌユニツ１へ２と結合された入力装置１１を機械
の状態、例えば二重又は斜めの枚Ｍ紙の発生、不正確に
差し付けられた枚葉紙の特別排紙台への排出、枚葉紙の
集積等のプロレス信号のための複数個の入力部を具備し
、又は係員が特定のは械動作、例えば印刷開始抜切めの
５０枚の特別排紙台への排出・給紙装置離脱、モーフ切
断等々を入力することができる操作指金入カポタンとし
て構成される。 プロセス信多３又

【よ手操伯て・入力される操作指令は
常法により公知の手段で機械のサイクルと同！’１１化
されるから、そのつど勺イクル同朋入力信号が存在づる
。 スタート制御装置６と結合された出力装置３は複数個の
出力部を具備りる。１】１１りｌｌ指令の送出のための
出力部は非回転角同期機械動作の制御のための操作要素
として、又は回転角同期機械動作の制御のための操作要
素として構成されている。 処理ユニツ１−２の構成は公知であり、東独す訂第９８
０４１号明細が：にｂ記載されている。 スタート制御装置６と結合された、動作順序に対するプ
ログラム記憶装置４はプロはスの構成に従って次の部分
プログラム記憶装置を具備する。 −機械の正常運転時の操作のための、固定プログラムに
よるアドレス指定サブプログラム記憶装置 −ａ械に原因する及び／又は係員に原因（る、機械の正
常運転からの偏り、例えば斜めの紙、二重の紙等の特別
υ１出が発生した時の順序動作のための、固定プログラ
ムによるアドレス指定サブプログラム記憶装置 一プロセス変数及び操作指令のための無選択プログラム
によるアドレス指定状態変数記憶装冒。 機械のづべての変型のすべての状態変数がこの記憶装置
に記憶される。 一処理ユニットのための、固定プログラムによる制御プ
ログラム記憶装置 一記憶装置に関する入力及び出力データの交換を行なう
場合のためのデータの中間記憶のための中間記憶装置 印刷部においては面間的に定められた操作を遂行しな（
プればならない。このため処理ユニット２は同期化ｆｆ
１ｌ　５と結合される。その場合、時間依存性を印刷機
の一回転軸の回転角で表すことが好ましい。同期化部は
回転角増分を送出する信シ）介（ＦＶｉ貿と信号分配装
置から成る。これらの装置は公知である。 同期化部５は回転信号（毎回転１信号）及び位相信号（
１回転の範囲内で予選択した度数−例えば１１°　；２
７２°　：３５４°等−での信号）又は整数倍が３６０
°となる位相信号（例えば３０°　；６０’　　：１８
０°）の形の１５月を送出し、印加信号をこの信号と同
期化するように設泪されている。 処理ユニット２の出力は同期化部５の入力側と結合され
る。処理ユニツ］〜２の入力側は同期化部５の出力側と
結合される。 スタート制御装置６はスタート装置７、接続スイッチ８
、複数個の入力ＡＮＤゲート１０を備えた入力ゲート９
及び複数個の出力ＡＮＤゲート１２を備えた出力ゲート
１１を具備する・スタート装置７はプログラム記憶装置
４の入力側及び接続スイッチ８の切換入力側と結合され
る。 処理ユニット２は接続スイッチ８を介して２方向でプロ
グラム記憶装置４と結合される。 入力ゲート９の入力ＡＮＤゲート１０は入力側がスター
ト装置７の出力側及び入力装置１の出力側と、出力側が
処理ユニット２の入力側と結合される。 出力ゲート１１の出力ＡＮＤゲート１２は入力側が処理
ユニット２の出力側及びスタート装置７の出力側と、ま
た出力側が出力装置３と１４合される。 スタート装置７の一具体例を第２図に示寸。 このスタート装置７はカウンタ１３、予選択装置１４、
−数構出回路１５、ＮＯＴ回路１６、ＡＮＤゲート１７
、電圧指示器１８ならびに発振器１９を含ｌυでいる。 その場合、−数構出回路１５がカウンタ１３及び予選択
装置１４に後置される。−数構出回路１５の出力側は接
続スイッチ８の入力側及びプログラム記憶装置４と、ま
たＮＯＴ回路１６を介して入力ＡＮＤゲート１０及び出
力ＡＮＤゲート１２の入力側及びＡＮ［）ゲート１７０
入力側と結合される。ＡＮＤグー１−１７はカウンタ１
３に前置される。ＡＮＤゲート１７の入ツノ側は発振器
１９及び゛重圧指示器１８と結合され、電圧指示器１８
はカウンタのリセット入力端子と結合される。 予選択装置１４で特定のアドレス、例えば最後の印刷部
は印刷部３である（機械の変型Ｘ）がヒツトされる。カ
ウンタ１３はアドレスカウンタとして構成され、プログ
ラム記憶装置Ｑ４、Ｈに状態変数記憶８！置のアドレス
をカウントする。 スタート装置７の第二の具体例を第３図に示Ｊ０スター
ト装買７は電圧指示器１８、時限素子２０、予選択装置
１４、予選択へＮＯゲート２１及びＮＯＴ回路１６を貝
億する。 予選択ＡＮＤゲート２１に対して入力側に予選択装置１
４が、また時限素子２０を介して電圧指示器１８が前置
される。予選択ＡＮＤゲート２１の出力側はプログラム
記憶装置４の入力側及び接続スイッチ８の入力側と結合
される。時限素子２０の出力側はＮＯＴ回路１６を介し
て入力ＡＮＤゲート］０及び出力ＡＮＤゲート１２の入
力端とｉ１′１合される。 次に本発明にｙ５づく装置の機能を説明する。 電圧をオンにすると電圧指示器１８が１１信号を送出力
る。１」信号はカウンタ１３をリセットし、ＡＮＤゲー
ト１７で一致検出回路１５のＮＯＴ信号及び発振器１９
の出力信号Ｌ　／　Ｉ−１／　Ｌ　／　Ｈと組合わせら
れる。それによって発振器１９の出力パルスがカウンタ
１３でカウントされる。カウンタ１３のビットパターン
が、予選択装置１／ｌに入力されｌ二ビットパターン、
例えばｔ！！械の変へ＋４　ｘ　、　−，１なわら最後
の印刷部は印刷部３である、が−数構出回路で比較され
る。閉放状態が予選択したビットパターンと一致づれば
、ＮＯＴ回路１６とＡＮＤグー１〜１７を介してカウン
タ１３が停止される。 検出されたビットパターンがプログラム記憶装置１に送
られ、記憶される。そこで機械の変型×に相当づるプロ
グラム記憶装置４のブ［１グラム部分が！２！１叩ユニ
ツ］〜２ににつｒ：処理される。その後の信号処理は、
東独特ム’Ｆ：Ｘ５９８０／１１号明Ｉ出でδＴ述さ゛
れた公知のノブ法で行なわれる。第３図に示した変型に
よれば、電Ｆ［指示器１８から「、′！限水素子２０信
号が送られ、時限素子２０は所定の時間の間、入力ＡＮ
　Ｄゲート１０及び出力ＡＮＤゲート１２を遮断すると
共に、予選択ＡＮＤグー１−２１を介して、予選択装置
１／ＩにｈＣ憶された機械の変型と比較する。その後の
信号処理は第２図の場合と同様に１７なわれる。

【図面の簡単な説明】

第１図はスタート制御装置を備えた本発明のシーケンス
制御装置のブロック構成図、第２図、第３図はスタート
制御装置の異なる置体例を示づブロック構成図である。 １・・・入力装置、２・・・処理ユニット、３・・・出
力袋δ、４・・・プログラム記憶装置、５・・・同期化
部、６・・・スタート制御装置、７・・・スタート装置
、８・・・接続スイッチ、９・・・入力ゲート、１０・
・・入力ＡＮＤゲート、１１・・・出力ゲート、１２・
・・出力ＡＮＤゲート。

Claims (1)

1. 【特許請求の範囲】 １、入力側が入力装置に、出力側が出力装置に結合され
   た処理ユニットと、この処理ユニットに結合されたプロ
   グラム記憶装置と、前記処理ユニットに結合された同期
   化部とを有する印刷機のシーケンス制御装置において、
   入力側と出力側が前記処理ユニット（２）に、かつ入力
   側と出力側が前記プログラム記憶装置（４）に結合され
   た接続スイッチ（８）が後置され、前記プログラム記憶
   装置（４）と結合されたスタート装置（７）と、入力側
   が入力装置（１）に、出力側が処理ユニット（２）の入
   力側に結合された複数個の入力ＡＮＤゲート（１０）を
   有し、前記スタート装置（７）に後置された入力ゲート
   （９）と、入力側が前記処理ユニット（２）の出力側に
   、出力側が前記出力装置（３）に結合された複数個の出
   力ＡＮＤゲート（１２）を有する、前記スタート装置に
   後置された出力ゲート（１１）とから成るスタート制御
   装置（６）が配設されていることを特徴とする印刷機の
   シーケンス制御装置。 ２、スタート装置（７）がカウンタ（１３）と、予選択
   装置（１４）と、前記予選択装置及びカウンタに後置さ
   れ、出力側が直接的にプログラム記憶装置（４）及び接
   続スイッチ（８）の入力側に、また間接的にはＮＯＴ回
   路（１６）を介して入力ゲート及び出力ゲート（９；１
   １）と結合された一致検出回路（１５）と、入力側を発
   振器（１９）及びカウンタのリセット入力側に結合し、
   カウンタに前置した電圧指示器（１８）及び前記ＮＯＴ
   回路の出力側と結合されたＡＮＤゲート（１７）とを具
   備したことを特徴とする特許請求の範囲第１項に記載の
   シーケンス制御装置。 ３、スター装置（７）が電圧指示器（１８）を前置した
   時限素子（２０）と、予選択装置（１４）と、前記時限
   素子及び予選択装置に後置され、出力側がプログラム記
   憶装置（４）及び接続スイッチ（８）の入力側と結合さ
   れた予選択ＡＮＤゲート（２１）とを具備し、時限素子
   （２０）の出力側がＮＯＴ回路（１６）を介して入力ゲ
   ート及び出力ゲート（９；１１）と結合されていること
   を特徴とする特許請求の範囲第１項に記載のシーケンス
   制御装置。