JPS6235947A - 制御装置 - Google Patents
制御装置Info
- Publication number
- JPS6235947A JPS6235947A JP60174232A JP17423285A JPS6235947A JP S6235947 A JPS6235947 A JP S6235947A JP 60174232 A JP60174232 A JP 60174232A JP 17423285 A JP17423285 A JP 17423285A JP S6235947 A JPS6235947 A JP S6235947A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- output
- circuit
- terminal
- control memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は制御メモリを内蔵した集積化マイクロプログラ
ム制御の装置においてマイクロプログラムのデバグを容
易化する装置に関するものである。
ム制御の装置においてマイクロプログラムのデバグを容
易化する装置に関するものである。
（発明の概要）
本発明は制御メモリを内蔵した集積化マイクロプログラ
ム制御の装置において、通常時使用頻度の低い入出力端
子の前段にセレクタを配備し、該入出力端子を使用しな
いときは制御メモリのアクセス番地を出力するようにし
、端子数の増加によるチップの大型化およびコストアッ
プを招くことなくマイクロプログラムのデバグを容易に
した制御装置である。
ム制御の装置において、通常時使用頻度の低い入出力端
子の前段にセレクタを配備し、該入出力端子を使用しな
いときは制御メモリのアクセス番地を出力するようにし
、端子数の増加によるチップの大型化およびコストアッ
プを招くことなくマイクロプログラムのデバグを容易に
した制御装置である。
（従来技術および発明が解決しようとする問題点）従来
、マイクロプログラム制御の装置におけるマイクロプロ
グラムのデバグは、制御メモリの読み出しアドレスなら
びに読み出しデータをロジックアナライザ等の装置によ
りトレースして実行していた。
、マイクロプログラム制御の装置におけるマイクロプロ
グラムのデバグは、制御メモリの読み出しアドレスなら
びに読み出しデータをロジックアナライザ等の装置によ
りトレースして実行していた。
集積技術の進歩により制御装置の１チツプ化が可能とな
ったが、当初は制御メモリはチップ外に取り付ける方式
がとられた。この場合はマイクロプログラムの実行状態
をトレースでき問題ないが、更に高集積化が進み制御メ
モリをＲＡＭ化（完全にデパグできないためＲＯＭとは
できない場合もある。）し、チップに内蔵した場合、マ
イクロプログラムのデバグのためのトレース情報を容易
にチップ外に出力できなくなってきた。
ったが、当初は制御メモリはチップ外に取り付ける方式
がとられた。この場合はマイクロプログラムの実行状態
をトレースでき問題ないが、更に高集積化が進み制御メ
モリをＲＡＭ化（完全にデパグできないためＲＯＭとは
できない場合もある。）し、チップに内蔵した場合、マ
イクロプログラムのデバグのためのトレース情報を容易
にチップ外に出力できなくなってきた。
この場合、チップとは別に３３１．ＭＳルベルで同−論
理を実現したハードウェアシミュレータを作り、これに
よりデバグを行えば大部分のデバグは可能であるが、新
たにハードウェアシミュレータを作らなければならない
という問題が発生する。
理を実現したハードウェアシミュレータを作り、これに
よりデバグを行えば大部分のデバグは可能であるが、新
たにハードウェアシミュレータを作らなければならない
という問題が発生する。
また、チップ外にトレース情報を出力する端子を設けた
場合、チップ面積、ケースのサイズ等が大きくなり、コ
ストアップを招くと共に、これらの端子は通常は使用し
ないため、無駄が多くなるという欠点があった。
場合、チップ面積、ケースのサイズ等が大きくなり、コ
ストアップを招くと共に、これらの端子は通常は使用し
ないため、無駄が多くなるという欠点があった。
（問題点を解決するための手段）
本発明はこれら問題点を解決するため、通常時に使用頻
度の低い入出力端子を用い、これら端子を使用していな
いとき、マイクロプログラムのデバグに必要なトレース
情報をチップ外に出力するようにしたもので、以下、図
面に沿って詳細に説明する。
度の低い入出力端子を用い、これら端子を使用していな
いとき、マイクロプログラムのデバグに必要なトレース
情報をチップ外に出力するようにしたもので、以下、図
面に沿って詳細に説明する。
第１図は本発明の一実施例のブロック図であって、１は
マイクロプログラムの実行制御を行うシーケンサ、２は
シーケンサ１の出力である制御メモリアドレス（アクセ
ス番地）、３はマイクロ命令が格納された制御メモリ、
４は制御メモリ３から読み出したマイクロ命令を格納す
るマイクロ命令レジスタ、５はマイクロ命令レジスタ４
により制御され動作する演算系、６は演算系５の実行状
態等を外部に出力する使用頻度の少ない情報線、７は情
報線６に情報がなくチップ外に制御メモリアドレス２を
出力することを指示する情報線、８，９は論理積回路、
１０は論理和回路、１１．１２はデツプ外に信号を出力
す・るための出力バッファ、１３．１４はチップの出力
端子である。なお、論理積回路８，９．論理和回路１０
でいわゆるセレクタを構成している。また、０ｎで示し
た信号は線ならびに回路がｎ個有するという意味である
。すなわち、制御メモリアドレス２をｎ本とすると、情
報線６はｎ本となり、論理積回路８，９．論理和回路１
０．出力バッファ１２．出力端子１４はｎ組存在する。
マイクロプログラムの実行制御を行うシーケンサ、２は
シーケンサ１の出力である制御メモリアドレス（アクセ
ス番地）、３はマイクロ命令が格納された制御メモリ、
４は制御メモリ３から読み出したマイクロ命令を格納す
るマイクロ命令レジスタ、５はマイクロ命令レジスタ４
により制御され動作する演算系、６は演算系５の実行状
態等を外部に出力する使用頻度の少ない情報線、７は情
報線６に情報がなくチップ外に制御メモリアドレス２を
出力することを指示する情報線、８，９は論理積回路、
１０は論理和回路、１１．１２はデツプ外に信号を出力
す・るための出力バッファ、１３．１４はチップの出力
端子である。なお、論理積回路８，９．論理和回路１０
でいわゆるセレクタを構成している。また、０ｎで示し
た信号は線ならびに回路がｎ個有するという意味である
。すなわち、制御メモリアドレス２をｎ本とすると、情
報線６はｎ本となり、論理積回路８，９．論理和回路１
０．出力バッファ１２．出力端子１４はｎ組存在する。
ここで、マイクロプログラムの動作は周知の事であるた
め詳細には説明しないが、マイクロ命令レジスタ４の内
容により演算系５を動作させ、マイクロ命令レジスタ４
あるいは演算系５の状態によりシーケンサ１は次のマイ
クロ命令のアドレスを決定し制御メモリアドレス２を出
力し、制御メモリ３を駆動する。ここで、シーケンサ１
は演算系５からチップ外に出力されるｎ個の端子１４が
使用されているか否かをマイクロ命令レジスタ４の内容
をみて知ることができる。すなわち、マイクロ命令レジ
スタ４の内容を解読すれば該情報を端子１４に出力する
ということを知ることができる。この解読のためにシー
ケンサ１にデコーダを設け、マイクロ命令レジスタ４の
内容を解読し、解読して論理値が０°′すなわち端子１
４へ情報を出力しないとき情報線７へ論理“１“′を出
力する回路を設ける。
め詳細には説明しないが、マイクロ命令レジスタ４の内
容により演算系５を動作させ、マイクロ命令レジスタ４
あるいは演算系５の状態によりシーケンサ１は次のマイ
クロ命令のアドレスを決定し制御メモリアドレス２を出
力し、制御メモリ３を駆動する。ここで、シーケンサ１
は演算系５からチップ外に出力されるｎ個の端子１４が
使用されているか否かをマイクロ命令レジスタ４の内容
をみて知ることができる。すなわち、マイクロ命令レジ
スタ４の内容を解読すれば該情報を端子１４に出力する
ということを知ることができる。この解読のためにシー
ケンサ１にデコーダを設け、マイクロ命令レジスタ４の
内容を解読し、解読して論理値が０°′すなわち端子１
４へ情報を出力しないとき情報線７へ論理“１“′を出
力する回路を設ける。
なお、シーケンサ１内のデコーダの構成は説明より明ら
かなため図示はしていない。
かなため図示はしていない。
これにより論理積回路８を動作、論理積回路９を不動作
にし、制御メモリアドレス２を論理積回路８．論理和回
路１０．出力バッフア１２を通じチップの出力端子１４
へ出力する。これと同時に情報線７の信号も出力バッフ
ァ１１を通しチップの出力端子１３へ出力し、出力端子
１４から出力されている信号が制御メモリアドレス２で
あることを示す。
にし、制御メモリアドレス２を論理積回路８．論理和回
路１０．出力バッフア１２を通じチップの出力端子１４
へ出力する。これと同時に情報線７の信号も出力バッフ
ァ１１を通しチップの出力端子１３へ出力し、出力端子
１４から出力されている信号が制御メモリアドレス２で
あることを示す。
このような構成となっているため、チップの端子数を増
加させずに制御メモリのアドレスをチップ外に出力する
ことができる。
加させずに制御メモリのアドレスをチップ外に出力する
ことができる。
（発明の効果）
以上説明したように常時使用しない使用頻度の低いチッ
プの端子を制御メモリアドレ哀出力のために用いるため
、 （イ）制御メモリを内蔵するタイプの制御装置であって
もチップ外からマイクロプログラムのデバグが容易に行
える。
プの端子を制御メモリアドレ哀出力のために用いるため
、 （イ）制御メモリを内蔵するタイプの制御装置であって
もチップ外からマイクロプログラムのデバグが容易に行
える。
（ロ）チップ面積、ケース端子数を増加させることはな
く、デパグ用のために集積化装置をコストアップさせる
ことはない。
く、デパグ用のために集積化装置をコストアップさせる
ことはない。
等の利点がある。
第１図は本発明の一実施例を示すブロック図である。
Claims (1)
- 制御メモリを内蔵した集積化マイクロプログラム制御の
装置において、通常時使用頻度の低い入出力端子の前段
にセレクタを配備し、該入出力端子を使用しないときは
制御メモリのアクセス番地を出力すると共に、該入出力
端子に該アクセス番地が出力されていることを表示する
他の出力端子を設け、内蔵したマイクロプログラムの実
行状態を集積化装置の外部から観察可能としたことを特
徴とする制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60174232A JPS6235947A (ja) | 1985-08-09 | 1985-08-09 | 制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60174232A JPS6235947A (ja) | 1985-08-09 | 1985-08-09 | 制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6235947A true JPS6235947A (ja) | 1987-02-16 |
Family
ID=15975028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60174232A Pending JPS6235947A (ja) | 1985-08-09 | 1985-08-09 | 制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6235947A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH086918A (ja) * | 1994-06-15 | 1996-01-12 | Nec Corp | マイクロコンピュータ |
-
1985
- 1985-08-09 JP JP60174232A patent/JPS6235947A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH086918A (ja) * | 1994-06-15 | 1996-01-12 | Nec Corp | マイクロコンピュータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890008699A (ko) | 플렉시블(flexible)ASIC 마이크로컴퓨터 | |
| KR970012203A (ko) | 트레이스 함수와 그에 따른 방법을 실행하기 위한 데이타 처리 시스템 | |
| KR900016866A (ko) | 데이타 처리 시스템 | |
| KR900006853A (ko) | 마이크로 프로세서 | |
| KR970012153A (ko) | 데이타 프로세서 및 중단점 작동 실행 방법 | |
| KR910017759A (ko) | 순서동작형 논리회로 디바이스 | |
| JPS58223848A (ja) | マイクロプロセツサ | |
| JPS6235947A (ja) | 制御装置 | |
| US5828859A (en) | Method and apparatus for setting the status mode of a central processing unit | |
| KR940001268B1 (ko) | 가변길이의 각 명령에 대하여 지시된 미정의 어드레싱의 감사기능을 가지는 데이타 프로세서 | |
| KR930001061A (ko) | 마이크로 컴퓨터 | |
| JPH045217B2 (ja) | ||
| KR200175057Y1 (ko) | 컴퓨터의 오류 수정 장치 | |
| JPS63629A (ja) | デ−タ処理方式 | |
| JPH01253043A (ja) | 入出力制御装置 | |
| KR0162763B1 (ko) | 먹스를 이용한 pci 디바이스의 형상영역 설계장치 및 방법 | |
| JPS5880741A (ja) | 割込制御方式 | |
| JPH04242871A (ja) | データフロー計算機のライトモジュール | |
| JPH01142948A (ja) | マイクロコンピュータのシンボリックデバッガ | |
| JPS62130437A (ja) | Ｌｓｉトレ−ス方式 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPS61161509A (ja) | 高速シ−ケンス演算方式及びその装置 | |
| JPH06230958A (ja) | プロセッサ | |
| JP2006172004A (ja) | デバッグ支援装置およびインサーキットエミュレータ | |
| JPH01253044A (ja) | 入出力制御装置 |