JPS623614B2 - - Google Patents
Info
- Publication number
- JPS623614B2 JPS623614B2 JP52009206A JP920677A JPS623614B2 JP S623614 B2 JPS623614 B2 JP S623614B2 JP 52009206 A JP52009206 A JP 52009206A JP 920677 A JP920677 A JP 920677A JP S623614 B2 JPS623614 B2 JP S623614B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- value
- bits
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005070 sampling Methods 0.000 claims description 8
- 125000004122 cyclic group Chemical group 0.000 claims description 3
- 230000001186 cumulative effect Effects 0.000 claims 3
- 238000013139 quantization Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 239000000284 extract Substances 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明はフエーズ・ロツク・ループやコスタ
ス・ループ等の位相同期ループ等に使用される
VCO（電圧制御発振器）のデイジタル化に関す
る。
ス・ループ等の位相同期ループ等に使用される
VCO（電圧制御発振器）のデイジタル化に関す
る。
近年のデイジタル技術の発展に伴つて、従来ア
ナログ回路で組まれてきた回路もデイジタル化さ
れ、LSI化を実現するものもでてきた。振幅変調
波や位相推移変調波からキヤリアを抽出したり、
周波数変調波の復調に使用される位相同期ループ
を近年デイジタル化の研究が進められている。
ナログ回路で組まれてきた回路もデイジタル化さ
れ、LSI化を実現するものもでてきた。振幅変調
波や位相推移変調波からキヤリアを抽出したり、
周波数変調波の復調に使用される位相同期ループ
を近年デイジタル化の研究が進められている。
第１図にデイジタル・フエーズ・ロツク・ルー
プの構成を示す。入力１０はサンプリングされた
系列Ｘ（ｎ）である。出力１９は正弦波をサンプ
リングした系列Ｙ（ｎ）となつている。掛算回路
１１は位相比較器の役目を果すもので、サンプリ
ング間隔Ｔとして Ｘ（ｎ）＝sin（WcnT＋θ） Ｙ（ｎ）＝cos（WchT） とすれば、１１の出力１２の系列Ｚ（ｎ）は Ｚ（ｎ）＝Ｘ（ｎ）・Ｙ（ｎ） ＝sin（WcnT＋θ）cos（WcnT） ＝１／２｛sin（2WcnT＋θ）＋sinθ｝……(1) となる。デイジタル・ローパス・フイルタ１８は
上式のキヤリアの２倍周波数成分の減少させると
共に、ループの特性を決定する。
プの構成を示す。入力１０はサンプリングされた
系列Ｘ（ｎ）である。出力１９は正弦波をサンプ
リングした系列Ｙ（ｎ）となつている。掛算回路
１１は位相比較器の役目を果すもので、サンプリ
ング間隔Ｔとして Ｘ（ｎ）＝sin（WcnT＋θ） Ｙ（ｎ）＝cos（WchT） とすれば、１１の出力１２の系列Ｚ（ｎ）は Ｚ（ｎ）＝Ｘ（ｎ）・Ｙ（ｎ） ＝sin（WcnT＋θ）cos（WcnT） ＝１／２｛sin（2WcnT＋θ）＋sinθ｝……(1) となる。デイジタル・ローパス・フイルタ１８は
上式のキヤリアの２倍周波数成分の減少させると
共に、ループの特性を決定する。
このフイルタは例えば
Ｈ（ｚ）＝Ｋ２／１−Ｋ１Ｚ−１
のような簡単なものでもよい。（この時は１４に
2Wcの成分が多く混入する）フイルタの出力Ｗ
（ｎ）とする。
2Wcの成分が多く混入する）フイルタの出力Ｗ
（ｎ）とする。
加算器１５、位相指定メモリ１６、正弦波発生
器１８でデイジタルVCOを構成している。正弦
波発生器１８は位相指定メモリ１６によつて指定
された位相１７に相当する正弦波の振幅値を出力
する。例えば360゜の位相を32等分したとする。
位相指定メモリが「15」を指定したならば１８の
出力はcos（360゜×１５／３２）の値を出力するように
す る。
器１８でデイジタルVCOを構成している。正弦
波発生器１８は位相指定メモリ１６によつて指定
された位相１７に相当する正弦波の振幅値を出力
する。例えば360゜の位相を32等分したとする。
位相指定メモリが「15」を指定したならば１８の
出力はcos（360゜×１５／３２）の値を出力するように
す る。
１７の位相指定Ｖ（ｎ）は
Ｖ（ｎ）＝Ｖ（ｎ−１）＋Ｃ＋Ｗ（ｎ−１）
となる。ＣはVCOの中心周波数を指定し、Ｗ
（ｎ−１）はVCOの制御信号になる。例えば制御
信号が常に０なら、時間Ｔ毎に位相指定がＣずつ
増加するので、中心周波数F0は F0＝Ｃ／３２・１／Ｔ となる。VCO制御電圧Ｗ（ｎ）が正の場合には
位相速く進むのでVCOの発振周波数を高くする
ことに相当する。Ｗ（ｎ）が負の時にはその逆で
ある。従つて(1)式でθ＞０ならローパスフイルタ
１８で直流分1/2sinθが強調されるので、VCO
制御信号が正となり、VCOの出力は位相進み方
向に制御される。
（ｎ−１）はVCOの制御信号になる。例えば制御
信号が常に０なら、時間Ｔ毎に位相指定がＣずつ
増加するので、中心周波数F0は F0＝Ｃ／３２・１／Ｔ となる。VCO制御電圧Ｗ（ｎ）が正の場合には
位相速く進むのでVCOの発振周波数を高くする
ことに相当する。Ｗ（ｎ）が負の時にはその逆で
ある。従つて(1)式でθ＞０ならローパスフイルタ
１８で直流分1/2sinθが強調されるので、VCO
制御信号が正となり、VCOの出力は位相進み方
向に制御される。
θ＜０ならその逆になる。
DSB波形からキヤリア成分を抽出するループに
コスタス・ループがある。コスタス・ループのブ
ロツク図を第２図に示す。
コスタス・ループがある。コスタス・ループのブ
ロツク図を第２図に示す。
入力２０をDSB波形Ａ（ｔ）cos（Wct＋θ）
とする。VCO２９の出力３０をsin（Wct）とす
ると位相比較器２１Ａの出力２２ＡのＥA（ｔ）
は ＥA（ｔ）＝Ａ（ｔ）cos（Wct＋θ） sin（Wct） ＝１／２Ａ（ｔ）｛−sinθ＋sin（2Wct＋θ）｝……(2
) VCO出力３０は90゜移相器３１を通つて出力３
２として−cos（Wct）を得る。位相比較器２１
Ｂの出力２２ＢのＥB（ｔ）は ＥB（ｔ）＝−Ａ（ｔ）cos（Wct＋θ） cos（Wct） ＝−１／２Ａ（ｔ）｛cosθ＋cos（2Wct＋θ）｝……(3
) LPF２３Ａと２３Ｂはキヤリアの２倍の周波数
2Wcによる変調成分をカツトするもので、出力２
４Ａと２５ＢのＨA（ｔ）とＨB（ｔ）は ＨA（ｔ）＝−１／２Ａ（ｔ）sinθ ＨB（ｔ）＝−１／２Ａ（ｔ）cosθ 乗積回路２５の出力Ｇ（ｔ）は Ｇ（ｔ）＝ＨA（ｔ）・ＨB（ｔ） ＝１／４Ａ（ｔ）2sinθcosθ ＝１／８Ａ（ｔ）2sin2θ ……(4) よつてＡ（ｔ）２０であるから、LPF２７を通
せばVCO制御信号２８としてsin2θに比例する
値を得られるので、VCOの出力を入力とロツク
させることができる。コスタス・ループはロツク
位相に180゜の暖味さを持つている。このコスタ
ス・ループも第１図のフエーズ・ロツク・ループ
のようにデイジタル化可能であることはいうまで
もない。そして、このコスタス・ループをデイジ
タル化する際にはVCO２９も当然にデイジタル
化される。このデイジタルVCOは、前述のよう
に、加算器、位相指定メモリ、正弦波発生器で構
成されている。正弦波発生器は例えばROM
（Read Only Memory）で構成され、位相指定メ
モリで番地（位相に相当する）を指定されるとそ
の番地の内容を出力する。ROMにはそれぞれの
位相における正弦波の値が記憶されている。この
ROMの番地数は多ければ出力ジツタが少なくな
り、制御が精密にできるようになるが、それだけ
ROMの量が大きくなるので限度がある。
とする。VCO２９の出力３０をsin（Wct）とす
ると位相比較器２１Ａの出力２２ＡのＥA（ｔ）
は ＥA（ｔ）＝Ａ（ｔ）cos（Wct＋θ） sin（Wct） ＝１／２Ａ（ｔ）｛−sinθ＋sin（2Wct＋θ）｝……(2
) VCO出力３０は90゜移相器３１を通つて出力３
２として−cos（Wct）を得る。位相比較器２１
Ｂの出力２２ＢのＥB（ｔ）は ＥB（ｔ）＝−Ａ（ｔ）cos（Wct＋θ） cos（Wct） ＝−１／２Ａ（ｔ）｛cosθ＋cos（2Wct＋θ）｝……(3
) LPF２３Ａと２３Ｂはキヤリアの２倍の周波数
2Wcによる変調成分をカツトするもので、出力２
４Ａと２５ＢのＨA（ｔ）とＨB（ｔ）は ＨA（ｔ）＝−１／２Ａ（ｔ）sinθ ＨB（ｔ）＝−１／２Ａ（ｔ）cosθ 乗積回路２５の出力Ｇ（ｔ）は Ｇ（ｔ）＝ＨA（ｔ）・ＨB（ｔ） ＝１／４Ａ（ｔ）2sinθcosθ ＝１／８Ａ（ｔ）2sin2θ ……(4) よつてＡ（ｔ）２０であるから、LPF２７を通
せばVCO制御信号２８としてsin2θに比例する
値を得られるので、VCOの出力を入力とロツク
させることができる。コスタス・ループはロツク
位相に180゜の暖味さを持つている。このコスタ
ス・ループも第１図のフエーズ・ロツク・ループ
のようにデイジタル化可能であることはいうまで
もない。そして、このコスタス・ループをデイジ
タル化する際にはVCO２９も当然にデイジタル
化される。このデイジタルVCOは、前述のよう
に、加算器、位相指定メモリ、正弦波発生器で構
成されている。正弦波発生器は例えばROM
（Read Only Memory）で構成され、位相指定メ
モリで番地（位相に相当する）を指定されるとそ
の番地の内容を出力する。ROMにはそれぞれの
位相における正弦波の値が記憶されている。この
ROMの番地数は多ければ出力ジツタが少なくな
り、制御が精密にできるようになるが、それだけ
ROMの量が大きくなるので限度がある。
例えば、ここでジツタが４度以内になるよう
に、360度を128等分して各位相における正弦波の
値を記憶しておく。この記憶内容Anを例えば An＝cos（360゜×ｎ／１２８）（ｎ＝０〜127） とする。従つて、位相指定メモリは０〜127まで
の番地を指定すればよく、２進表示すれば７ビツ
トでよい。
に、360度を128等分して各位相における正弦波の
値を記憶しておく。この記憶内容Anを例えば An＝cos（360゜×ｎ／１２８）（ｎ＝０〜127） とする。従つて、位相指定メモリは０〜127まで
の番地を指定すればよく、２進表示すれば７ビツ
トでよい。
第１図１５の加算器はmod128の加算をすれば
よく、これは７ビツトの演算でオーバーフローし
たものを捨てればよい。位相指定メモリは７ビツ
トとなる。しかしこのような系では次のような不
都合が起きる。上記デイジタルVCOの発振周波
数はとびとびの値しかとれない。サンリング周波
数をFsとするとEs／128置きの発振周波数しかと
れないことになる。従つて、例えばFsが16KHzで
あれば、125Hz置きの値しか取れない。
よく、これは７ビツトの演算でオーバーフローし
たものを捨てればよい。位相指定メモリは７ビツ
トとなる。しかしこのような系では次のような不
都合が起きる。上記デイジタルVCOの発振周波
数はとびとびの値しかとれない。サンリング周波
数をFsとするとEs／128置きの発振周波数しかと
れないことになる。従つて、例えばFsが16KHzで
あれば、125Hz置きの値しか取れない。
従つて、例えば入力周波数が2050Hzだつた場
合、VCOの中心周波数を2000Hzとすると第１図
定数Ｃは16となり、中心周波数を2125Hzとすると
Ｃは17となる。従つて、Ｃ＝16とすると制御信号
１４は、１になつたり０になつたりして、平均し
て出力が2050Hzになるようにする。以上のような
システムで通常は何の差しつかえもないが、次の
様な場合に不都合が起きる。例えば、入力が一時
的になくなつた場合に、制御信号は１になつたり
０になつたりできなくなるので、VCOの発振周
波数は2000Hz又は2125Hzとなり、再び入力が入つ
て来る時までに大きく位相がずれることになる。
又、第１図１５，１６，１８のみでVCOを構成
するが、これのみで制御信号を変化させれば
FSK（周波数シフト・キーイング）の変調器と
しても使用できる。しかし、この場合にも出力は
125Hz置きしか取れないので望みの出力周波数と
異なるものになることがある。これをさけるため
にはROMの容量をふやし記憶する位相を増加す
ればよいが、大容量になる。
合、VCOの中心周波数を2000Hzとすると第１図
定数Ｃは16となり、中心周波数を2125Hzとすると
Ｃは17となる。従つて、Ｃ＝16とすると制御信号
１４は、１になつたり０になつたりして、平均し
て出力が2050Hzになるようにする。以上のような
システムで通常は何の差しつかえもないが、次の
様な場合に不都合が起きる。例えば、入力が一時
的になくなつた場合に、制御信号は１になつたり
０になつたりできなくなるので、VCOの発振周
波数は2000Hz又は2125Hzとなり、再び入力が入つ
て来る時までに大きく位相がずれることになる。
又、第１図１５，１６，１８のみでVCOを構成
するが、これのみで制御信号を変化させれば
FSK（周波数シフト・キーイング）の変調器と
しても使用できる。しかし、この場合にも出力は
125Hz置きしか取れないので望みの出力周波数と
異なるものになることがある。これをさけるため
にはROMの容量をふやし記憶する位相を増加す
ればよいが、大容量になる。
このように、フエーズ・ロツク・ループやコス
タス・ループ等の位相同期ループ等に使用される
VCOをデイジタル化し、制御を精度良く行われ
ようとすると、正弦波発生器を構成するROMが
大容量となつてしまつた。
タス・ループ等の位相同期ループ等に使用される
VCOをデイジタル化し、制御を精度良く行われ
ようとすると、正弦波発生器を構成するROMが
大容量となつてしまつた。
そこで、この発明は、フエーズ・ロツク・ルー
プやコスタス・ループ等の位相同期ループ等に史
用されるデイジタル電圧制御発振器に関し、
ROM容量が少なくとも、精度よい制御が実現で
きるデイジタル電圧制御発振器を提供することを
目的とする。
プやコスタス・ループ等の位相同期ループ等に史
用されるデイジタル電圧制御発振器に関し、
ROM容量が少なくとも、精度よい制御が実現で
きるデイジタル電圧制御発振器を提供することを
目的とする。
この発明は、上記目的を達成するために、デイ
ジタル電圧制御発振器において、その発振周波数
の精度を規定するビツト数を、位相の精度を規定
するビツト数より低減させる手段を有することを
特徴とする。
ジタル電圧制御発振器において、その発振周波数
の精度を規定するビツト数を、位相の精度を規定
するビツト数より低減させる手段を有することを
特徴とする。
すなわち、位相を制御するための第１の信号を
制御信号として供給を受け前記第１の信号に基づ
い演算し、第２の信号を位相値として出力する第
１の手段と、この第１の手段により得られる第２
の信号が表わす位相値に対応する振幅値を第３の
信号として出力する第２の手段を有するデイジタ
ル電圧制御発振器において、前記第１及び第２の
手段の間に設けられ、前記第２の信号を表わすビ
ツト数より少ないビツト数での信号に前記第２の
信号を変換し、前記第２の手段に供給する手段を
具備して成る事を特徴とする。
制御信号として供給を受け前記第１の信号に基づ
い演算し、第２の信号を位相値として出力する第
１の手段と、この第１の手段により得られる第２
の信号が表わす位相値に対応する振幅値を第３の
信号として出力する第２の手段を有するデイジタ
ル電圧制御発振器において、前記第１及び第２の
手段の間に設けられ、前記第２の信号を表わすビ
ツト数より少ないビツト数での信号に前記第２の
信号を変換し、前記第２の手段に供給する手段を
具備して成る事を特徴とする。
第３図に、本発明の一実施例を示す。この実施
例は、フエーズ・ロツク・ループやコスタス・ル
ープ等の位相同期ループ等に使用されるVCOに
関する。このVCOは、正弦波発生器を含む。こ
の正弦波発生器４８は前記例と同じく360度の位
相を128分割して、その位相の正弦波の値を記憶
しておくROMである。勿論、一般的には正弦波
に限らず、所定の同期波形であればよい。ここで
位相指定メモリ４４はROMの番地指定をする７
ビツトの他に１番地分の単位以下の数も表わせる
ビツトも追加されているとする。例えば追加ビツ
トを４ビツトとして、計11ビツトにする。４６の
量子化回路は11ビツトの情報４５を更に粗く量子
化して７ビツトの番地情報４７にするものであ
る。量子化の方法は切り上げ、切り捨て、丸めの
どれでもかまわないが、切り捨ては上位７ビツト
をそのまゝ取ればよいので一番簡単である。位相
指定メモリが番地の単位以下４ビツトの容量をも
つているので、制御信号４０及び定数Ｃ４１もそ
れだけの精度で入力することができる。例えば、
サンプリング周波数Fsを16KHzとして前記例では
中心周波数は125Hz置きの値しかとれなかつた
が、本発明の例では番地以下に４ビツトあるので
125／24＝7.8125Hz置きの値をとれるようにな
る。
例は、フエーズ・ロツク・ループやコスタス・ル
ープ等の位相同期ループ等に使用されるVCOに
関する。このVCOは、正弦波発生器を含む。こ
の正弦波発生器４８は前記例と同じく360度の位
相を128分割して、その位相の正弦波の値を記憶
しておくROMである。勿論、一般的には正弦波
に限らず、所定の同期波形であればよい。ここで
位相指定メモリ４４はROMの番地指定をする７
ビツトの他に１番地分の単位以下の数も表わせる
ビツトも追加されているとする。例えば追加ビツ
トを４ビツトとして、計11ビツトにする。４６の
量子化回路は11ビツトの情報４５を更に粗く量子
化して７ビツトの番地情報４７にするものであ
る。量子化の方法は切り上げ、切り捨て、丸めの
どれでもかまわないが、切り捨ては上位７ビツト
をそのまゝ取ればよいので一番簡単である。位相
指定メモリが番地の単位以下４ビツトの容量をも
つているので、制御信号４０及び定数Ｃ４１もそ
れだけの精度で入力することができる。例えば、
サンプリング周波数Fsを16KHzとして前記例では
中心周波数は125Hz置きの値しかとれなかつた
が、本発明の例では番地以下に４ビツトあるので
125／24＝7.8125Hz置きの値をとれるようにな
る。
例えば、制御信号を０として、定数Ｃを（16＋
４／２４）＝16.25とすると位相メモリの内容４５と ROMへの番地指定４７は第４図のようになる。
但し、量子化回路４６での量子化処理は切り捨て
を用いた。ここでの量子化処理とは、ビツト数を
低減させる処理を指し、切り捨てはもちろん丸
め、切り上げ等を用いればよい。又、加算器４２
による加算は和が128に達すると０にもどる巡回
形の加算となる。このような条件の下で、ROM
への番地指定について更に詳述する。この実施例
では、位相指定メモリ４４と、加算器４２とによ
りサンプルタイミング毎に定数Ｃ＝16.25が順次
加算されていく。すなわち、（定数Ｃ＋制御信
号）の値は「16.25」を維持し位相指定メモリ４
４の出力は16.25、32.5、48.75……となる。これ
がこの回路上での正しい値であるが、この実施例
では量子化回路４６で11ビツトの値を７ビツトに
切り捨てているので誤差が生じることになる。例
えば量子化回路４６の入力（第４図の位相指定メ
モリ４４の出力４５）が16.25のときこれを２進
表示すと 「00100000100」 となる。前７ビツトが整数部「16」に対応し後
４ビツトが小数部「0.25」に対応している。整数
部が７ビツトであるのは上述のように加算器４２
が128までの巡回形の加算器だからである。
４／２４）＝16.25とすると位相メモリの内容４５と ROMへの番地指定４７は第４図のようになる。
但し、量子化回路４６での量子化処理は切り捨て
を用いた。ここでの量子化処理とは、ビツト数を
低減させる処理を指し、切り捨てはもちろん丸
め、切り上げ等を用いればよい。又、加算器４２
による加算は和が128に達すると０にもどる巡回
形の加算となる。このような条件の下で、ROM
への番地指定について更に詳述する。この実施例
では、位相指定メモリ４４と、加算器４２とによ
りサンプルタイミング毎に定数Ｃ＝16.25が順次
加算されていく。すなわち、（定数Ｃ＋制御信
号）の値は「16.25」を維持し位相指定メモリ４
４の出力は16.25、32.5、48.75……となる。これ
がこの回路上での正しい値であるが、この実施例
では量子化回路４６で11ビツトの値を７ビツトに
切り捨てているので誤差が生じることになる。例
えば量子化回路４６の入力（第４図の位相指定メ
モリ４４の出力４５）が16.25のときこれを２進
表示すと 「00100000100」 となる。前７ビツトが整数部「16」に対応し後
４ビツトが小数部「0.25」に対応している。整数
部が７ビツトであるのは上述のように加算器４２
が128までの巡回形の加算器だからである。
よつて量子化回路４６の出力は、11ビツトが７
ビツト「0010000」となるる。要するに量子化回
路４６では10進表示の場合小数点以下の切り捨て
を行つていることになる。
ビツト「0010000」となるる。要するに量子化回
路４６では10進表示の場合小数点以下の切り捨て
を行つていることになる。
すると１回のサンプリングタイム毎に量子化回
路４６の出力は、0.25（10進表示）ずつの誤差が
増大する。この実施例ではこの誤差は４サンプリ
ングタイムたつと１以上になり量子化回路４６の
出力に１だけ増加した値を出力するとともに誤差
量を再び１以下にすることにより位相増加量が補
正される。すなわち量子化回路４６の出力は
「16」（10進表示）づつ増加するが４回に１回は
「16＋１」増加するようになる。すなわち４回を
平均すれば１サンプルリングタイム毎に16.25の
増加となる。これをROMの番地で言うと、「16」
（10進表示）づつ増加させる第４図に示すよう
に、サンプル番号４の時「17」増加させる。これ
は位相になおすと通常は45ずつ進み、４サンプル
に１回、47.8125進むことに相当する。蛇足なが
ら付すと、この実施例では360度を128等分してい
るので、１番地の差は2.8125度に相当する。
路４６の出力は、0.25（10進表示）ずつの誤差が
増大する。この実施例ではこの誤差は４サンプリ
ングタイムたつと１以上になり量子化回路４６の
出力に１だけ増加した値を出力するとともに誤差
量を再び１以下にすることにより位相増加量が補
正される。すなわち量子化回路４６の出力は
「16」（10進表示）づつ増加するが４回に１回は
「16＋１」増加するようになる。すなわち４回を
平均すれば１サンプルリングタイム毎に16.25の
増加となる。これをROMの番地で言うと、「16」
（10進表示）づつ増加させる第４図に示すよう
に、サンプル番号４の時「17」増加させる。これ
は位相になおすと通常は45ずつ進み、４サンプル
に１回、47.8125進むことに相当する。蛇足なが
ら付すと、この実施例では360度を128等分してい
るので、１番地の差は2.8125度に相当する。
この様にすれば出力４９には１番地分に相当す
る2.8125度以下のジツタが出てくるが前述のよう
にこの実施例ではジツタを４度以下にするという
条件であつて、これを満たすので問題はない。
る2.8125度以下のジツタが出てくるが前述のよう
にこの実施例ではジツタを４度以下にするという
条件であつて、これを満たすので問題はない。
しかも第４図の例では周波数表示は、中心周波
数が2031.25Hzとなり下位ビツトにより7.8125Hz
置きの周波数表現が可能になる。制御信号４０も
同等の精度をもたせることができるので、入力が
なくなつても、位相のずれを小さくできる。な
お、量子化回路を丸め回路と切り捨て回路にした
場合の動作上の差は単に位相指定メモリの内容が
切り捨て回路を使用した場合の方が0.5番地分大
きくなるだけで、出力には違いはなくなる。
数が2031.25Hzとなり下位ビツトにより7.8125Hz
置きの周波数表現が可能になる。制御信号４０も
同等の精度をもたせることができるので、入力が
なくなつても、位相のずれを小さくできる。な
お、量子化回路を丸め回路と切り捨て回路にした
場合の動作上の差は単に位相指定メモリの内容が
切り捨て回路を使用した場合の方が0.5番地分大
きくなるだけで、出力には違いはなくなる。
以上の様にすれば、フエーズ・ロツク・ループ
やコスタス・ループ等の位相同期ループ等に使用
されるVCOにおいて、ROMの容量を増やすこと
なく制御の精度を高く設定することが可能とな
る。
やコスタス・ループ等の位相同期ループ等に使用
されるVCOにおいて、ROMの容量を増やすこと
なく制御の精度を高く設定することが可能とな
る。
第１図は一般的なデイジタル・フエーズ・ロツ
ク・ループの回路構成例を示す図、第２図はコス
タス・ループの回路構成例を示す図、第３図は本
発明の一実施例を示す図、第４図は第３図を説明
するための図である。 ４２……加算器、４４……位相指定メモリ、４
６……量子化回路、４８……正弦波発生器。
ク・ループの回路構成例を示す図、第２図はコス
タス・ループの回路構成例を示す図、第３図は本
発明の一実施例を示す図、第４図は第３図を説明
するための図である。 ４２……加算器、４４……位相指定メモリ、４
６……量子化回路、４８……正弦波発生器。
Claims (1)
- 【特許請求の範囲】 １ 位相を制御するための第１の信号を制御信号
として供給を受け前記第１の信号に基づいて演算
し、第２の信号を位相値として出力する第１の手
段と、この第１の手段により得られる第２の信号
が表わす位相値に対応する振幅値を第３の信号と
して出力する第２の手段を有するデイジタル電圧
制御発振器において、前記第１及び第２の手段の
間に設けられ、前記第２の信号を表わすビツト数
より少ないビツト数での信号に前記第２の信号を
変換し、前記第２の手段に供給する手段を具備し
て成る事を特徴とするデイジタル電圧制御発振
器。 ２ 第２の手段は、各位相値に相当する振幅値を
記憶したROMと第２の信号をアドレスとして前
記ROMの内容を読み出す手段とから成ることを
特徴とする特許請求の範囲第１項記載のデイジタ
ル電圧制御発振器。 ３ 第１の手段は第１の信号及びあらかじめ定め
られた一定の値をサンプリング期間毎に累積加算
して、累積加算値がある一定の値をオーバーフロ
ーした場合は前記オーバーフロー分を新らたな累
積加算値とするような巡回的累積加算器を含み、
前記累積加算値を第２の信号として出力すること
を特徴とする特許請求の範囲第１項記載のデイジ
タル電圧制御発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP920677A JPS5395560A (en) | 1977-02-01 | 1977-02-01 | Voltage controlled oscillator of digital type |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP920677A JPS5395560A (en) | 1977-02-01 | 1977-02-01 | Voltage controlled oscillator of digital type |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5395560A JPS5395560A (en) | 1978-08-21 |
| JPS623614B2 true JPS623614B2 (ja) | 1987-01-26 |
Family
ID=11713990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP920677A Granted JPS5395560A (en) | 1977-02-01 | 1977-02-01 | Voltage controlled oscillator of digital type |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5395560A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60244158A (ja) * | 1984-05-18 | 1985-12-04 | Nec Corp | フアクシミリ信号のデジタル復調装置 |
| JP2806239B2 (ja) * | 1993-12-28 | 1998-09-30 | 三菱電機株式会社 | 周波数シンセサイザ |
| JP6184141B2 (ja) * | 2013-03-21 | 2017-08-23 | 日本分光株式会社 | 光弾性変調器の変調信号検出装置 |
-
1977
- 1977-02-01 JP JP920677A patent/JPS5395560A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5395560A (en) | 1978-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU634680B2 (en) | Phase-locked loop frequency tracking device including a direct dial synthesizer | |
| JP2825045B2 (ja) | 周波数シンセサイザ | |
| US4159527A (en) | Wave generator | |
| US5184092A (en) | Phase-locked loop frequency tracking device including a direct digital synthesizer | |
| US5546032A (en) | Clock signal regeneration method and apparatus | |
| NO170249B (no) | Fremgangsmaate og krets for tilveiebringelse av baereboelgesynkronisme ved koherente demodulatorer | |
| US5444420A (en) | Numerically controlled phase lock loop synthesizer/modulator and method | |
| US4891598A (en) | Variable bit rate clock recovery circuit | |
| JPS623614B2 (ja) | ||
| EP0479305B1 (en) | Rate conversion apparatus | |
| US4686484A (en) | Phase detection circuit | |
| JPH07264063A (ja) | 周波数シンセサイザ | |
| EP0417328A1 (en) | Clock generator | |
| US5726609A (en) | Pulse amplitude modulator using direct digital synthesizer | |
| US4573024A (en) | PLL having two-frequency VCO | |
| EP0599609A1 (en) | Frequency synthesizing apparatus for a communication system | |
| US4145663A (en) | Digital synchronous detectors using time division for extracting carrier wave and demodulated signals | |
| JP2934259B2 (ja) | 全ディジタル形搬送波再生回路 | |
| GB2267401A (en) | Frequency synthesizer | |
| JPS6123886B2 (ja) | ||
| JP3252670B2 (ja) | Ｐｓｋ搬送波信号再生装置 | |
| JPS6074702A (ja) | デイジタル電圧制御発振器 | |
| JPH023137A (ja) | 位相同期回路 | |
| JP2852437B2 (ja) | ディジタル・シンセサイザ | |
| JPS5934017B2 (ja) | デイジタル位相同期ル−プ |