JPS6236558B2 - - Google Patents

Description

【発明の詳細な説明】 この発明はメロデイを演奏するメロデイ機能付
電子時計に関する。

近年、デイジタル式電子時計の多機能化が進
み、通常の時刻および曜日計時機能の他に、クロ
ノグラフ（ストツプウオツチ）、アラーム、デユ
アルタイム等の機能を備えたものが発売されてい
る。このような電子時計にあつて、アラームの報
時音として従来分周段信号を利用した電子音が用
いられて来たが、最近になつて、メロデイを演奏
するものも考えられている。

このメロデイ機能付電子時計の、メロデイ用周
波数源としては、低コスト化の為に時計用の基準
信号を利用する事が望ましい。しかしながら、メ
ロデイ音の高精度化、高帯域化のためには基準周
波数が高いことが要求されるが、時計用の計時基
準信号源は、消費電流および時計精度の制約か
ら、通常は32.768KHzが使用されている。このた
め従来方式では、メロデイ用音階の精度低下、帯
域の狭化を招いていた。

この発明の目的は上記のような事情に鑑みなさ
れたもので、時計用の計時基準信号を利用し、し
かもメロデイ用音階の精度向上、広帯域化を実現
することができるメロデイ機能付電子時計を提供
することにある。

以下、図面を参照してこの発明を説明する。

第１図はメロデイ機能付電子時計の全体構成を
示すもので、メロデイ兼計時用の発振回路１１を
備える。この発振回路１１は周波数32.768KHzの
計時基準信号を発生するもので、その信号は計時
用の分周回路１２および後述するメロデイ回路１
３に供給される。上記分周回路１２において、計
時基準信号を分周し、時計用カウンタ１４に供給
する。この時計用カウンタ１４は、分周回路１２
の出力を受けて秒、分、時等の通常時計の計時を
行ない、その計時データを表示コントロール回路
１５に供給する。この表示コントロール回路１５
はデコーダやドライバ等で構成されており分周回
路１２からの信号に同期して液晶等が使用される
図示しない表示器へ、計時データを供給し通常時
刻を表示するようになつている。

また分周回路１２からの信号は、メロデイ回路
１３および、スイツチ入力コントロール回路１６
にも供給される。このスイツチ入力コントロール
回路１６は、スイツチ入力に応じて、時計用カウ
ンタ１４の内容の修正、およびアラーム音を鳴ら
す時刻を記憶するアラームメモリ１７における時
刻設定、さらにメロデイ回路１３に対するメロデ
イ音のオンオフ制御を行なうものである。上記ア
ラームメモリ１７に記憶されている時刻データは
前記表示コントロール回路１５に供給される。そ
して、スイツチ入力により、適宜そのアラーム時
刻を表示器において表示することができるように
なつている。

また、上記時計カウンタ１４からの計時データ
およびアラームメモリ１７における時刻データ
は、比較回路１８にも供給される。この比較回路
１８において、両データの一致を検出し、その検
出信号をメロデイ回路１３に供給する。そして、
メロデイ音発生機能がオン状態として設定されて
いる時、図示しない発音機構たとえばスピーカか
らメロデイ音を発生するようになつている。

このメロデイ回路１３は第２図に取り出して示
すように、周波数逓倍／切替回路１９を備えるも
ので、その詳細は後述するが発振回路１１からの
計時用基準信号（32.768KHz）が供給され、後述
するメロデイ用メモリ２１からの切替入力信号Ｃ
の制御によつて、その信号を逓倍かあるいはその
まま音階プログラマブル分周器２０に供給する。
この音階プログラマブル分周器２０は、音階およ
び音長のデータ並びにオクターブに対応した切替
入力信号を記憶しているROM等で構成されるメ
ロデイ用メモリ２１に対して、アドレスカウンタ
２３によつて指定されるアドレスの記憶内容に応
じて可変分周し、音階用信号として、音階出力コ
ントロール回路２２に供給する。この音階出力コ
ントロール回路２２は、メロデイ音を発生する発
音機構に対するコントロール信号を発生するもの
で、上記音階プログラマブル分周器２０の出力は
デユーテイが分周数分の一と少ないのでデユーテ
イ１／２化する。バイナリカウンタが含まれてい
る。

また、上記メロデイ用メモリ２１の音長データ
は音長プログラマブル分周器２４に供給される。
この音長プログラマブル分周器２４は、分周回路
１２からの計時用分周信号が音長用基準クロツク
信号として供給され、上記音長データに応じた分
周比で分周し、音長を制御すると共に、アドレス
カウンタ２３の内容を歩進させる。

第３図は上記周波数逓倍／切替回路１９の１例
を示すもので、計時用の基準信号（32.768KHz）
Ａがインバータ２５およびエクスクルーシブオア
回路２６に供給される。上記インバータ２５から
の出力信号Ｂはアンド回路２７に供給されると共
に、コンデンサ２８を介してIC供給電源VDDに
接続されている。さらに上記アンド回路２７には
メロデイ用メモリ２１に記憶され、オクターブに
対応した切替入力信号Ｃが供給される。そして、
アンド回路２７からの出力信号Ｄは、上記エクス
クルーシブオア回路２６に供給されており、出力
信号Ｅを発生するようになつている。

第４図は上記各信号Ａ〜Ｅのタイミングチヤー
トを示すもので、32.768KHzの基準信号Ａが供給
され、インバータ２７およびコンデンサ２８を介
してその時定数分だけ遅れて信号Ａが反転された
Ｂ信号が、アンド回路２７に供給される。そして
切換入力信号Ｃが「０」レベルの時、アンド回路
２７の出力信号Ｄは「０」レベルなので、エクス
クルーシブオア回路２６の出力信号Ｅは、計時用
基準信号Ａが反転された状態となつており、周波
数に対しての変化はない。また、切換入力信号Ｃ
が「１」レベルになると、出力信号Ｄは信号Ｂと
のアンドがとられ、信号Ｂの遅延分だけ、遅れて
信号Ａの反転された状態の信号となる。そして出
力信号Ｅは、図に示すように信号Ａに対して２倍
の周波数信号となつて出力される。

このようなメロデイ機能を備えた電子時計にあ
つては、基準周波数信号を分周して音階を設定す
るものであるが、現在一般に使用されている平均
律12音階は１オクターブ、すなわち周波数比１：
２の間を12の等比級数に分割するもので、半音あ
たりの周波数比は２^1/12（1.059463）となつてい
る。したがつて半音上昇する毎に周波数を２^1/1
２していけばよいことになる。第５図はハ長調の
ドを「１」とした時の各音の周波数比を上記原則
に従つて２オクターブ分示したものである。

第６図に、周波数逓倍／切替回路１９において
計時用基準信号（32.768KHz）が逓倍されていな
い状態で、１例として、音階プログラマブル分周
器２０のビツト数を５ビツトとした場合の、分周
数出力周波数、および５ビツトなので2⁵＝32まで
分周することができるため、その32分周に対する
周波数比を示す。ここで出力周波数はデユーテイ
制御のため、プログラマブル分周器２０の出力を
さらに２分周したものである。

音階は音と音との周波数比で決定されるので、
時計の付加機能としてのメロデイー音演奏機能と
しては、基準音を適宜選択し、その基準音との周
波数比を合わせる事によつて音階を構成すること
ができる。今仮に第６図における32分周した出力
周波数512Hzをハ長調のド音と仮定すると、第５
図の周波数比と、第６図の周波数比との出来るだ
け誤差の少ない分周数の出力を選択して音階を構
成すればよいことになる。ここで、第５図と第６
図を比較すれば明らかな様に、５ビツト程度では
周波数の精度が悪く、また２オクターブ程度の音
階を構成するのは不可能である。しかしながら、
平均律音階自体が調律の簡単化のための近似分周
化を使用しており、また実際の楽器の周波数の精
度と安定度も10^-2〜10^-3程度であるので、一定の
誤差は許される。実際には、基準音の周波数を適
正化して誤差の少ない所を選び、更にビツト数を
１ビツト程度増して誤差を半減させれば、１オク
ターブ程度であれば、実用上差支えない程度の精
度が得られる。そして、使用音域をさらに１オク
ターブ広げようとするとさらに音階プログラマブ
ル分周器２０のビツト数を１ビツト増せばよいが
１ビツト増す毎に基準音が低くなり、小型スピー
カの帯域からはずれてしまい、さらにメロデイ用
メモリやプログラマブル分周器のビツト数が増加
して素子の増加を招くことになる。

そこで、本発明では１オクターブ高いメロデイ
音を発生する場合に、メロデイ用メモリ２１から
出力され、周波数逓倍／切替回路１９に供給され
る切替入力信号Ｃを「１」レベルとして計時用基
準信号（32.768KHz）を逓倍して65.536KHzとす
る。そしてこの信号を音階プログラマブル分周器
２０に供給する。この時メロデイ用音階の分周数
に対する各出力周波数が第７図に示すように１オ
クターブ上げられる。これは第６図と比較して、
音階の選択範囲が増加し、音階の高精度化、広帯
域化を実現可能とする。

すなわち、基準信号を可変分周することにより
得られる低音域のメロデイ音と、逓倍された基準
信号を可変分周することにより得られる低音域よ
りも１オクターブ高い高音域のメロデイ音の、そ
れぞれ対応する任意の音、例えば低音域の「フ
ア」とこれより１オクターブ高い高音域の「フ
ア」とを音階プログラマブル分周器２０の同じ分
周数で得ることができる。従つて、低音域と高音
域の対応する音を同じ精度で得ることができ、聴
覚上の不自然さをなくすことができる。

すなわち、一般に可変分周回路がｎ段分周した
ときの出力周波数と、ｎに連続する（ｎ−１）段
分周したときの出力周波数の差は、可変分周回路
の入力周波数をｆとすると次式で与えられる。

ｆ／ｎ−１−ｆ／ｎ＝ｎｆ−（ｎ−１）ｆ／ｎ（ｎ−
１）＝ｆ／ｎ（ｎ−１）…(1) 従つて、ｎ段分周したときの可変分周回路の出
力周波数と、（ｎ−１）段分周したときの可変分
周回路の出力周波数の差は、分周数ｎが小さいほ
うが大きくなる。ここで周波数逓倍／切替回路１
９が設けられていない場合に、高音域を出力する
ためには、可変分周回路（音階プログラマブル分
周器２０）の分周数ｎを低音域に比べ小さくする
必要があり、ｎ段分周と（ｎ−１）段分周時の出
力周波数差が低音域に比べ大きくなつてしまう。
このことは、低音域出力時の音の精度と高音域出
力時の音の精度が異なることであり、聴覚上、不
自然になつてしまう。ところが、この発明ではこ
れが解決されている。

また、低音域と高音域の対応する任意の音が同
一分周数で得られるために、メロデイの音階デー
タを記憶するメロデイ用メモリ２１の容量が少な
くて済むという効果もある。

また、第８図は、周波数逓倍回路１９を使用す
ると、消費電流が増加するので、通常のメロデイ
不使用時に、周波数逓倍／切替回路１９の動作を
禁止し、低消費電力化を計つたことを示す図で、
アンド回路３２を備える。このアンド回路３２に
はメロデイ鳴り期間の時だけ計時基準信号
（32.768KHz）が周波数逓倍回路１９に供給され
るように、ゲート制御信号が前記比較回路１８か
ら供給されるようになつている。

以上述べたようにこの発明によれば時計用の計
時基準信号とその逓倍周波数信号を利用したの
で、しかもメロデイ用音階の精度向上、広帯域化
を実現することができるメロデイ機能付電子時計
を提供することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るメロデイ機
能付電子時計の全体構成図、第２図は上記電子時
計のメロデイ回路の構成図、第３図は上記メロデ
イ回路における周波数逓倍／切替回路の回路構成
図、第４図は上記周波数逓倍回路におけるタイミ
ングチヤート、第５図は一般的な音階の周波比を
示した図、第６図は上記周波数逓倍回路を機能さ
せない時の分周数に対する出力周波数を示す図、
第７図は周波数逓倍回路を機能させた時の分周数
に対する出力周波数を示す図、第８図は他の実施
例を示す図である。 １１…発振回路、１２…分周回路、１３…メロ
デイ回路、１４…計時用カウンタ、１９…周波数
逓倍／切替回路、２０…音階プログラマブル分周
器、２１…メロデイ用メモリ、２５…インバー
タ、２６…エクスクル―シブオア回路、２７…ア
ンド回路。

Claims (1)

1. 【特許請求の範囲】 １ 計時用基準信号を発生する発振回路と、 この発振回路からの基準信号を計時用信号に分
   周する分周回路と、 この分周回路からの計時用信号を計数する計時
   回路と、 上記発振回路からの計時用基準信号を逓倍する
   周波数逓倍回路と、 メロデイ音を発生する発音機構と、 この発音機構で発生すべきメロデイの音階情報
   及びオクターブ情報に対応した切替入力信号を記
   憶する記憶回路と、 上記発振回路の出力端子と上記周波数逓倍回路
   の出力端子に入力端子が接続され、上記記憶回路
   からの切替入力信号に基づいて上記周波数逓倍回
   路の出力と上記基準信号とを選択出力する選択回
   路と、 上記記憶回路からの音階情報に対応した分周比
   で上記選択回路からの出力を可変分周し、音階用
   信号を出力する音階用分周回路と、 この音階用分周回路からの出力信号に基づき上
   記発音機構の発音動作を制御する音階出力制御回
   路と とを具備したことを特徴とする電子時計。