JPS6236575A - 過渡解析モデル方式 - Google Patents
過渡解析モデル方式Info
- Publication number
- JPS6236575A JPS6236575A JP60177213A JP17721385A JPS6236575A JP S6236575 A JPS6236575 A JP S6236575A JP 60177213 A JP60177213 A JP 60177213A JP 17721385 A JP17721385 A JP 17721385A JP S6236575 A JPS6236575 A JP S6236575A
- Authority
- JP
- Japan
- Prior art keywords
- input
- transient analysis
- logic circuit
- input terminal
- analyzed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007704 transition Effects 0.000 title abstract 3
- 230000001052 transient effect Effects 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 6
- 230000000644 propagated effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
方式に関する。
従来の過渡解析モデル方式は、被過渡解析論理回路につ
いてのみモデル化していた。
いてのみモデル化していた。
このような従来の技術としては、「超Ｌ Ｓ Ｉ ＣＡ
Ｄの基礎、第３章電子回路のＣＡＤＪ （オーム社１９
８４年１２月）がある。
Ｄの基礎、第３章電子回路のＣＡＤＪ （オーム社１９
８４年１２月）がある。
しかしながら、このような上述した従来の過渡解析モデ
ル方式は、被過渡解析論理回路についてのみ行っている
ので、被過渡解析論理回路への入力波形は理想的なもの
になシ（シかし、現実的には上記論理回路の前には別の
論理回路があり、理想的な波形が伝達することはありえ
ない）、被過渡解析論理回路の過渡解析結果が現実に合
わないという欠点がある。
ル方式は、被過渡解析論理回路についてのみ行っている
ので、被過渡解析論理回路への入力波形は理想的なもの
になシ（シかし、現実的には上記論理回路の前には別の
論理回路があり、理想的な波形が伝達することはありえ
ない）、被過渡解析論理回路の過渡解析結果が現実に合
わないという欠点がある。
本発明の過渡解析論理回路と、この被過渡解析論理回路
の前に入力波形生成回路を有に構成される。
の前に入力波形生成回路を有に構成される。
次に、本発明の実施例について、図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示すブロック図である。
第１図に示す過渡解析モデル方式は、被過渡解析論理回
路１の入力端子５と自由に変えることができる抵抗６、
容量７とを持つ入力波形生成回路２の出力端子４とが接
続されている。
路１の入力端子５と自由に変えることができる抵抗６、
容量７とを持つ入力波形生成回路２の出力端子４とが接
続されている。
これにより、入力波形生成回路２の入力端子３に電圧波
形を入力すると、それが信号伝播され、よシ現実的な電
圧波形となって被過渡解析論理回１の入力端子５に入力
させることができる。
形を入力すると、それが信号伝播され、よシ現実的な電
圧波形となって被過渡解析論理回１の入力端子５に入力
させることができる。
被過渡解析論理回路１に入力端子５が複数ある場合には
、それぞれに入力波形生成回路２をつける。
、それぞれに入力波形生成回路２をつける。
また、入力波形生成回路２としては一般的な論理回路を
用いてもよい。
用いてもよい。
本発明の過渡解析モデル方式は、被過渡解析論理回路の
前に入力波形生成回路をつけることによシ被過渡解析論
理回路の入力端子に与える波形をよシ現爽のものにする
ことにより、被過渡解析論理回路の過渡解析をよシ正確
に解析することができるという効果がある。
前に入力波形生成回路をつけることによシ被過渡解析論
理回路の入力端子に与える波形をよシ現爽のものにする
ことにより、被過渡解析論理回路の過渡解析をよシ正確
に解析することができるという効果がある。
第１図は本発明の一実施例を示すブロック図である。
１・・・・・・被過渡解析論理回路、２−・・・・・入
力波形生成回路、３・・・・・・入力端子、４・・・・
・・出力端子、５・・・−・・入力端子、６・・・・・
・抵抗、７・・・・・・容量。
力波形生成回路、３・・・・・・入力端子、４・・・・
・・出力端子、５・・・−・・入力端子、６・・・・・
・抵抗、７・・・・・・容量。
Claims (1)
- 被過渡解析論理回路と、前記被過渡解析論理回路の前に
設けられた入力波形生成回路とを含むことを特徴とする
過渡解析モデル方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60177213A JPS6236575A (ja) | 1985-08-12 | 1985-08-12 | 過渡解析モデル方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60177213A JPS6236575A (ja) | 1985-08-12 | 1985-08-12 | 過渡解析モデル方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6236575A true JPS6236575A (ja) | 1987-02-17 |
Family
ID=16027139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60177213A Pending JPS6236575A (ja) | 1985-08-12 | 1985-08-12 | 過渡解析モデル方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6236575A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6922795B2 (en) | 1998-03-31 | 2005-07-26 | Seiko Epson Corporation | Microcomputer, electronic equipment, and debugging system |
-
1985
- 1985-08-12 JP JP60177213A patent/JPS6236575A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6922795B2 (en) | 1998-03-31 | 2005-07-26 | Seiko Epson Corporation | Microcomputer, electronic equipment, and debugging system |
| US7065678B2 (en) | 1998-03-31 | 2006-06-20 | Seiko Epson Corporation | Microcomputer, electronic equipment, and debugging system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6236575A (ja) | 過渡解析モデル方式 | |
| Hayes | A fault simulation methodology for VLSI | |
| JPH06150033A (ja) | 重み付き加算回路 | |
| JPH0652256A (ja) | シミュレーションデータベース構造 | |
| JPH07262263A (ja) | 半導体集積回路のシミュレーション装置および方法 | |
| JPS6395579A (ja) | デジタル回路の論理シミユレ−シヨン方式 | |
| JPH0448390A (ja) | 論理回路のシミュレーション方法 | |
| JPH04113469A (ja) | 論理シミュレーションプロセッサ | |
| JPH02186659A (ja) | スタンダードセル配置手法 | |
| JPH04135281A (ja) | 論理シミュレーション装置 | |
| JPH01112182A (ja) | モード設定回路 | |
| JPH08320888A (ja) | 回路抽出方法 | |
| JPH04333975A (ja) | 回路シミュレーション装置 | |
| JPS63298625A (ja) | 比較装置 | |
| JPS6298762A (ja) | 集積回路 | |
| JPH01297765A (ja) | ハードウェアのシュミレーション法 | |
| JPS61127227A (ja) | 論理モジユ−ル | |
| JPS5984603U (ja) | 分岐ラインの配線構造 | |
| JPH05121517A (ja) | フアンアウトチエツク方式 | |
| JPH0195368A (ja) | 論理回路接続情報生成装置 | |
| JPS59128464A (ja) | 半導体集積回路のテスト入力回路 | |
| JPS61184471A (ja) | シミユレ−タ | |
| JPS62132346A (ja) | 標準セル | |
| JPS61280116A (ja) | 位相比較回路 | |
| JPH09223167A (ja) | 半導体回路特性解析方法 |