JPS61290814A - Ｄ型フリツプ・フロツプ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明はＤ型フリップ・フロップに係るものであシ、特
に、プリセット制御信号とプリセット・データ信号によ
シ任意のタイミングで任意の値にプリセットする場命に
小規模回路で実現したＤ型フリップ・７０ツブに関する
ものである。

〈従来技術〉 Ｄ型フリップ・フロップに任意のタイミングで任意の値
を設定する方法として、セット、リセット端子付きＤ型
フリップ・フロップＤ１とナンド・ゲート２個より成る
第２図（ａ）の回路が従来用いられている。ＰＣはプリ
セット制御信号で、ＰＤはプリセット・データ信号であ
る。ｐｃ＝ｏのときは、Ｄ型フリップ・フロップＤ１は
、ただ単なるＤ型フリップ・フロップとして作動する。

ＰＣ＝１のときは、Ｄ型フリップ・フロップＤ１にＰＤ
の値を書き込むように機能する。ＰＤ＝１ならばＤｌは
セットされ、ＰＤ＝ＯならばＤｌはリセットされるとい
う具合である。

すなわち、第２図（ａ）の回路は、ＰＣ＝１のタイミン
グで任意の値ＰＤｔ−Ｄ型フリッデフリッププに設定す
る回路である。なお、参考のためＤ型フリップ・フロッ
プＤ１の内部回路を第２図（ｂ）に示す。

しかしながら、上記従来方式は回路要素が比較的多くな
るという問題点があった。

〈発明の目的〉 本発明は、任意のタイミングで任意の値を設定すること
ができるＤ型フリップ・フロップを従来よシ小さい回路
規模で実現することを目的としているものである。

〈発明の構成〉 本発明のＤ型フリップ・フロップは、プリセット制御信
号及びプリセット・データ信号を入力とする第１ナンド
・ゲートと、入力端子に接続される入力トランスファー
・ゲートと出力トランスファー・ゲートとの間に接続さ
れるインバータの出力及び上記プリセット制御信号を入
力とする第１オア・ゲートと、上記第１ナンド・ゲート
の出力及び上記第１オア・ゲートの出力を入力とし、そ
の出力が入力側帰還用トランスファー・ゲートヲ介して
上記インバータの入力に接続される第２ナンド・ゲート
と、出力トランスファー・ゲートの出力及び上記プリセ
ット制御信号を入力とする第２オア・ゲートと、上記第
１ナンド・ゲートの出力及び上記第２オア・ゲートの出
力を入力とし、その出力が出力端子に接続される第３ナ
ンド・ゲートとを有することを特徴とするものである。

〈実施例〉 本発明に係るＤ型フリップ・フロップのシンボル図を第
１図（ａ）に、その内部回路図を第１図（ｂ）に示す。

第１図（ｂ）に於いて、１は入力トランスファー・ゲー
ト、２は出力トランスファー・ゲート、３は入力側帰還
用トランスファー・ゲート、４は出力ＩＩ　帰還用トラ
ンスファー・グー）、５．６．７はインバータ、８，９
はオアーナンド・ゲート、１０はナンド・ゲートである
。

通常のセット、リセット端子付きＤ型フリップ・フロッ
プと異なる点は、Ｓ端子及びＲ端子がなく、その代わシ
にＰＣ端子及びＰＤ端子を余分に持っている点である。

その真理値表を以下の第１表に示す。

上記真理値表から分かる通り、ｐｃ＝ｏでは通常のＤ型
フリップ・フロップとして作用し、ＰＣ’＝１ではＰＤ
の値を設定する機能がある。

この機能は第２図の従来回路と全く等価であるにもかか
わらず、回路規模が従来方式に比べ、ナンド・ゲート及
びインバータがそれぞれ１個ずつ少なくなっていること
がわかる。それをまとめたのが以下の第２表である。

〈発明の効果〉 以上詳細に説明したように、本発明によれば、任意のタ
イミングで任意の値を設定することができるＤ型フリッ
プ、・フロップを従来よシも小規模な回路で構成できる
ものであり、ＬＳＩのチップ・サイズを小さく設計でき
る極めて有用な発明である。

【図面の簡単な説明】

第１図（ａ）は本発明に係るＤ型フリップ・フロップの
シンボル図、同図（ｂ）は同り型フリップ・フロップの
内部回路図、第２図（ａ）は従来方式の回路図、同図（
ｂ）は同図（ａ）に於けるＤ型フリップ・フロップの内
部回路図である。 符号の説明 １：入力トランスファー・ゲート、　　２：出力トラン
スファー・ゲート、　３：入力側帰還用トランスファー
・ゲート、　４：出力側帰還用トランスファー・ゲート
、　５，６．７　：インバータ、８．９：オアーナンド
・ゲート、　１０：ナンド・ゲート。 代理人　弁理士　　福　士　愛　彦（他２名）’ｔｕＪ
式を回路御 第２５１１（ａ） ８２１７ｍ（ｂ） 手続補正書 （特許庁　　　　　　　　　　　　　殿）！、小事件表
示 ｖｆ願昭６０−１３４８７１ 、発明の名称 り型７リツグ・フロップ 、３．補正をする者　　　　　　　　　　　　方式事件
との関係　　　特許出願人　　　　　　　　　　　　審
査以上

Claims (1)

1. 【特許請求の範囲】 １、プリセット制御信号及びプリセット・データ信号を
   入力とする第１ナンド・ゲートと、 入力端子に接続される入力トランスファー・ゲートと出
   力トランスファ・ゲートとの間に接続されるインバータ
   の出力及び上記プリセット制御信号を入力とする第１オ
   ア・ゲートと、上記第１ナンド・ゲートの出力及び上記
   第１オア・ゲートの出力を入力とし、その出力が入力側
   帰還用トランスファー・ゲートを介して上記インバータ
   の入力に接続される第２ナンド・ゲートと、 出力トランスファー・ゲートの出力及び上記プリセット
   制御信号を入力とする第２オア・ゲートと、 上記第１ナンド・ゲートの出力及び上記第２オア・ゲー
   トの出力を入力とし、その出力が出力端子に接続される
   第３ナンド・ゲートとを有することを特徴とするＤ型フ
   リップ・フロップ。