JPS6236600B2 - - Google Patents
Info
- Publication number
- JPS6236600B2 JPS6236600B2 JP9947280A JP9947280A JPS6236600B2 JP S6236600 B2 JPS6236600 B2 JP S6236600B2 JP 9947280 A JP9947280 A JP 9947280A JP 9947280 A JP9947280 A JP 9947280A JP S6236600 B2 JPS6236600 B2 JP S6236600B2
- Authority
- JP
- Japan
- Prior art keywords
- recording
- output
- converter
- pen
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003111 delayed effect Effects 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 7
- 238000009413 insulation Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D9/00—Recording measured values
- G01D9/28—Producing one or more recordings, each recording being of the values of two or more different variables
- G01D9/30—Producing one or more recordings, each recording being of the values of two or more different variables there being a separate recording element for each variable, e.g. multiple-pen recorder
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Recording Measured Values (AREA)
Description
【発明の詳細な説明】
本発明は、入力信号を適宜に遅延することによ
り記録ペン相互の機械的なずれを補正して入力信
号の記録を行なう位相同期形マルチペンレコーダ
の改良に関するものである。
り記録ペン相互の機械的なずれを補正して入力信
号の記録を行なう位相同期形マルチペンレコーダ
の改良に関するものである。
第１図は従来の位相同期形マルチペンレコーダ
の説明的要部構成図である。第１図において、第
１チヤネルのアナログ入力信号V1は前置増幅器
１１を介してサーボ増幅器７１に直接導かれる。
サーボモータ８１はサーボ増幅器７１の出力信号
で駆動され、モータの回転軸に連結した第２図に
示す第１記録ペンP1を変位させる。このようにし
て第１チヤネルの入力信号V1を第１記録ペンP1
によつて記録紙２１上に記録する。第２チヤネル
以降の入力信号V2〜Ｖoはそれぞれ前置増幅器１
２〜１oを介した後AD変換器２２〜２oでAD変換
され、アイソレータ３２〜３oを経てプロセツサ
４に一時記憶される。プロセツサ４では各チヤネ
ルごとに入力信号を所定の時間遅延した後、アイ
ソレータ５２〜５oを介して出力する。このよう
にして出力された各チヤネルの信号は、DA変換
器６２〜６oでDA変換後、第１チヤネルの場合と
同様に、サーボ増幅器７２〜７oに導かれ第２〜
第o記録ペンP2〜Ｐoをそれぞれ駆動する。この場
合の各信号の遅延時間は、第２図に示す第１記録
ペンからのずれd2，d3，…ｄoと記録紙２１の送
り速度ｖに関連し、入力信号の位相を揃えて記録
することができるように選定されている。
の説明的要部構成図である。第１図において、第
１チヤネルのアナログ入力信号V1は前置増幅器
１１を介してサーボ増幅器７１に直接導かれる。
サーボモータ８１はサーボ増幅器７１の出力信号
で駆動され、モータの回転軸に連結した第２図に
示す第１記録ペンP1を変位させる。このようにし
て第１チヤネルの入力信号V1を第１記録ペンP1
によつて記録紙２１上に記録する。第２チヤネル
以降の入力信号V2〜Ｖoはそれぞれ前置増幅器１
２〜１oを介した後AD変換器２２〜２oでAD変換
され、アイソレータ３２〜３oを経てプロセツサ
４に一時記憶される。プロセツサ４では各チヤネ
ルごとに入力信号を所定の時間遅延した後、アイ
ソレータ５２〜５oを介して出力する。このよう
にして出力された各チヤネルの信号は、DA変換
器６２〜６oでDA変換後、第１チヤネルの場合と
同様に、サーボ増幅器７２〜７oに導かれ第２〜
第o記録ペンP2〜Ｐoをそれぞれ駆動する。この場
合の各信号の遅延時間は、第２図に示す第１記録
ペンからのずれd2，d3，…ｄoと記録紙２１の送
り速度ｖに関連し、入力信号の位相を揃えて記録
することができるように選定されている。
このような従来の位相同期形マルチペンレコー
ダでは、各チヤネル間の高絶縁性が要求されるた
めプロセツサ４に対するデータ転送に総べてアイ
ソレータ３２〜３o及び５２〜５oが要求された。
更に絶縁するビツト数を少なくするためにシリア
ルデータ転送方式を採用しているが、これには正
確なタイミング制御が必要であり、そのために回
路が複雑になるという欠点があつた。
ダでは、各チヤネル間の高絶縁性が要求されるた
めプロセツサ４に対するデータ転送に総べてアイ
ソレータ３２〜３o及び５２〜５oが要求された。
更に絶縁するビツト数を少なくするためにシリア
ルデータ転送方式を採用しているが、これには正
確なタイミング制御が必要であり、そのために回
路が複雑になるという欠点があつた。
また、各チヤネルの制御を１つのプロセツサで
管理しているので、チヤネル数の増加に伴つて変
換及び演算等の処理時間が長くなるという欠点も
あつた。
管理しているので、チヤネル数の増加に伴つて変
換及び演算等の処理時間が長くなるという欠点も
あつた。
本発明は、このような欠点を一挙に解決し、簡
単な構成で、チヤネル間の絶縁性がよくしかも変
換及び演算等の処理時間がチヤネル数の影響を受
けない位相同期形マルチペンレコーダを提供する
ことを目的とする。
単な構成で、チヤネル間の絶縁性がよくしかも変
換及び演算等の処理時間がチヤネル数の影響を受
けない位相同期形マルチペンレコーダを提供する
ことを目的とする。
本発明の他の目的は、チヤネル間の位相差を補
正すべくデータを時間遅延する際に行われる入力
信号のAD変換およびDA変換とにおいて、それぞ
れに生ずる変換誤差が相互に打消されるようにし
た位相同期形マルチペンレコーダを提供すること
にある。
正すべくデータを時間遅延する際に行われる入力
信号のAD変換およびDA変換とにおいて、それぞ
れに生ずる変換誤差が相互に打消されるようにし
た位相同期形マルチペンレコーダを提供すること
にある。
以下図面を用いて本発明を詳細に説明する。第
３図は本発明に係る位相同期形マルチペンレコー
ダの一実施例を示す要部構成図である。第３図に
おいて、第１図と同等部分には同一符号を付し、
その説明は省略する。３１２〜３１oは遅延手
段、３２は記録紙送り機構である。
３図は本発明に係る位相同期形マルチペンレコー
ダの一実施例を示す要部構成図である。第３図に
おいて、第１図と同等部分には同一符号を付し、
その説明は省略する。３１２〜３１oは遅延手
段、３２は記録紙送り機構である。
遅延手段３１２〜３１oはそれぞれ同じ構成と
なつている。そこで遅延手段３１２を例にとつて
説明すると次のとおりである。すなわち、前置増
幅器１２の出力をAD変換手段３１１でAD変換
し、その変換データをプロセツサ３１２の内部又
は外部のRAM（ランダム・アクセス・メモリ）
（図示せず）に一時記憶して記録紙送り機構３２
からのクロツクCLKに基づき適宜の時間遅延し
た後DA変換手段３１３に送出する。DA変換手段
３１３のアナログ出力信号はサーボ増幅器７２に
導かれている。
なつている。そこで遅延手段３１２を例にとつて
説明すると次のとおりである。すなわち、前置増
幅器１２の出力をAD変換手段３１１でAD変換
し、その変換データをプロセツサ３１２の内部又
は外部のRAM（ランダム・アクセス・メモリ）
（図示せず）に一時記憶して記録紙送り機構３２
からのクロツクCLKに基づき適宜の時間遅延し
た後DA変換手段３１３に送出する。DA変換手段
３１３のアナログ出力信号はサーボ増幅器７２に
導かれている。
第４図は遅延手段３１２の一具体例を示す構成
図である。図において、４１２はアナログ比較
器、４２２は１チツプ・マイクロプロセツサなど
を用いたプロセツサ、４３２はDA変換器、４４
２はサンプルホールド回路、４７２は出力増幅器
である。前置増幅器１２を介したアナログ入力信
号V2は比較器４１２でDA変換器４３２の出力と
大小比較される。プロセツサ４２２は、比較器４
１２の比較結果に基づき、DA変換器４３２の出
力が入力信号V2に一致するようにDA変換器入力
を逐次変化させるいわゆる逐次比較方式で入力
V2をAD変換し、RAMに記憶する。この記憶デー
タは記録紙送り機構３２のクロツクCLKに関連
して所定の時間遅延後、比較器４１２の出力に関
係なく一方的にDA変換器４３２に送出される。
DA変換器４３２のアナログ出力は、プロセツサ
４２２の制御によりON−OFF動作するスイツチ
４５２とコンデンサ４６２より構成されるサンプ
ルホールド回路４４２でサンプルホールドされ、
出力増幅器４７２を介して連続的に出力されるよ
うになつている。この回路構成によればDA変換
器４３２をAD変換時とDA変換時に共用している
ので、AD変換とDA変換における誤差を打消すこ
とができる。
図である。図において、４１２はアナログ比較
器、４２２は１チツプ・マイクロプロセツサなど
を用いたプロセツサ、４３２はDA変換器、４４
２はサンプルホールド回路、４７２は出力増幅器
である。前置増幅器１２を介したアナログ入力信
号V2は比較器４１２でDA変換器４３２の出力と
大小比較される。プロセツサ４２２は、比較器４
１２の比較結果に基づき、DA変換器４３２の出
力が入力信号V2に一致するようにDA変換器入力
を逐次変化させるいわゆる逐次比較方式で入力
V2をAD変換し、RAMに記憶する。この記憶デー
タは記録紙送り機構３２のクロツクCLKに関連
して所定の時間遅延後、比較器４１２の出力に関
係なく一方的にDA変換器４３２に送出される。
DA変換器４３２のアナログ出力は、プロセツサ
４２２の制御によりON−OFF動作するスイツチ
４５２とコンデンサ４６２より構成されるサンプ
ルホールド回路４４２でサンプルホールドされ、
出力増幅器４７２を介して連続的に出力されるよ
うになつている。この回路構成によればDA変換
器４３２をAD変換時とDA変換時に共用している
ので、AD変換とDA変換における誤差を打消すこ
とができる。
記録紙送り機構３２は、記録紙送り速度に関連
したクロツクCLKを送出するもので、このクロ
ツクCLKはそれぞれアイソレータ（図示せず）
を介して遅延手段３１２〜３１oに同時に与えら
れている。
したクロツクCLKを送出するもので、このクロ
ツクCLKはそれぞれアイソレータ（図示せず）
を介して遅延手段３１２〜３１oに同時に与えら
れている。
次に、第４図に示す構成の遅延手段を各チヤネ
ルに使用した場合の動作を次に説明する。ここ
で、説明を簡明にするために例えば第２チヤネル
に係る回路の動作を代表して説明する。記録紙送
り機構３２よりクロツクCLKが与えられると、
プロセツサ４２２はスイツチ４５２をOFF状態
に駆動する。続いて、前置増幅器１２を介して与
えられるアナログ入力電圧V2を前述した逐次比
較方式でAD変換し、そのデイジタル値をメモリ
に記憶する。以降クロツクCLKが与えられるご
とに上述と同様にしてアナログ入力電圧V2をAD
変換し、その値を記憶してゆく。
ルに使用した場合の動作を次に説明する。ここ
で、説明を簡明にするために例えば第２チヤネル
に係る回路の動作を代表して説明する。記録紙送
り機構３２よりクロツクCLKが与えられると、
プロセツサ４２２はスイツチ４５２をOFF状態
に駆動する。続いて、前置増幅器１２を介して与
えられるアナログ入力電圧V2を前述した逐次比
較方式でAD変換し、そのデイジタル値をメモリ
に記憶する。以降クロツクCLKが与えられるご
とに上述と同様にしてアナログ入力電圧V2をAD
変換し、その値を記憶してゆく。
一方、プロセツサ４２２はクロツクCLKのパ
ルス数に基づき記録ペンP1とP2の間隔d2だけさか
のぼつた時点に記憶したデータを送出する。すな
わち、換言すれば記録紙の移動距離d2に要する時
間ｔdだけ記憶したデータを遅延して送出する。
遅延出力されたデータはDA変換器４３２でアナ
ログ化された後、プロセツサ４２２の制御で駆動
されるサンプルホールド回路４４２でサンプルホ
ールドされ、出力増幅器４７２を介してサーボ増
幅器７２に送出される。第３チヤネル以降におい
ても上述と同様の動作が並列的に行なわれる。
ルス数に基づき記録ペンP1とP2の間隔d2だけさか
のぼつた時点に記憶したデータを送出する。すな
わち、換言すれば記録紙の移動距離d2に要する時
間ｔdだけ記憶したデータを遅延して送出する。
遅延出力されたデータはDA変換器４３２でアナ
ログ化された後、プロセツサ４２２の制御で駆動
されるサンプルホールド回路４４２でサンプルホ
ールドされ、出力増幅器４７２を介してサーボ増
幅器７２に送出される。第３チヤネル以降におい
ても上述と同様の動作が並列的に行なわれる。
なお、上述の遅延時間は各チヤネルによつて異
なり、その遅延時間の管理はそれぞれのプロセツ
サで個別に行なうようになつている。
なり、その遅延時間の管理はそれぞれのプロセツ
サで個別に行なうようになつている。
このようにして、第２チヤネルから第ｎチヤネ
ルまでの各チヤネルの入力信号を第１記録ペンに
対する各当該記録ペンのずれ分に相当する時間だ
けそれぞれのプロセツサ４２oで遅延し、この遅
延信号を記録することにより記録ペンのずれを補
正して入力信号の位相を同期し記録させることが
できる。
ルまでの各チヤネルの入力信号を第１記録ペンに
対する各当該記録ペンのずれ分に相当する時間だ
けそれぞれのプロセツサ４２oで遅延し、この遅
延信号を記録することにより記録ペンのずれを補
正して入力信号の位相を同期し記録させることが
できる。
なお、このような位相同期は必要とあれば記録
紙送り停止時に解除することもできる。ただしこ
の場合は、記録紙送り機構３２より紙送りスター
ト・ストツプ信号（２値信号）を受け、プロセツ
サ４２oでの記憶データの遅延を解除するように
構成する必要がある。
紙送り停止時に解除することもできる。ただしこ
の場合は、記録紙送り機構３２より紙送りスター
ト・ストツプ信号（２値信号）を受け、プロセツ
サ４２oでの記憶データの遅延を解除するように
構成する必要がある。
以上説明したように本発明の位相同期形マルチ
ペンレコーダによれば、第２記録ペン以降の各チ
ヤネルごとに個別にプロセツサを用いた遅延手段
を備えているので、AD変換やDA変換の変換時間
及び遅延時間などの演算時間がチヤネルの増加に
影響されず、１チヤネル当りの処理時間で全チヤ
ネル同時に記録することができる。また、従来の
レコーダにおいて必要とした直列・並列変換及び
並列・直列変換などのデータ変換は全く不要で、
したがつて回路構成も簡単化することができる。
更に、各チヤネル間の絶縁もクロツク信号の絶縁
のみで十分であり、効率よく絶縁化することがで
きる。
ペンレコーダによれば、第２記録ペン以降の各チ
ヤネルごとに個別にプロセツサを用いた遅延手段
を備えているので、AD変換やDA変換の変換時間
及び遅延時間などの演算時間がチヤネルの増加に
影響されず、１チヤネル当りの処理時間で全チヤ
ネル同時に記録することができる。また、従来の
レコーダにおいて必要とした直列・並列変換及び
並列・直列変換などのデータ変換は全く不要で、
したがつて回路構成も簡単化することができる。
更に、各チヤネル間の絶縁もクロツク信号の絶縁
のみで十分であり、効率よく絶縁化することがで
きる。
また、第４図に示す遅延手段を用いた場合に
は、AD変換とDA変換とが同一のDA変換器を共
用して行なわれるので、各変換時に生じるDA変
換器の誤差が自動的に打ち消される効果がある。
は、AD変換とDA変換とが同一のDA変換器を共
用して行なわれるので、各変換時に生じるDA変
換器の誤差が自動的に打ち消される効果がある。
第１図は従来の位相同期形マルチペンレコーダ
の要部構成図、第２図は記録ペンの相互のずれを
説明する図、第３図は本発明に係る位相同期形マ
ルチペンレコーダの一実施例を示す要部構成図、
第４図は第３図の遅延手段の一具体例を示す構成
図である。 １１〜１o……前置増幅器、７１〜７o……サー
ボ増幅器、８１〜８o……サーボモータ、３１１
〜３１o……遅延手段、３１１……AD変換手段、
３１２，４２２……プロセツサ、３１３……DA
変換手段、３２……記録紙送り機構、４１２……
アナログ比較器、４３２……DA変換器、４４２
……サンプルホールド回路、４５２……スイツ
チ、４６２……コンデンサ、４７２……出力増幅
器。
の要部構成図、第２図は記録ペンの相互のずれを
説明する図、第３図は本発明に係る位相同期形マ
ルチペンレコーダの一実施例を示す要部構成図、
第４図は第３図の遅延手段の一具体例を示す構成
図である。 １１〜１o……前置増幅器、７１〜７o……サー
ボ増幅器、８１〜８o……サーボモータ、３１１
〜３１o……遅延手段、３１１……AD変換手段、
３１２，４２２……プロセツサ、３１３……DA
変換手段、３２……記録紙送り機構、４１２……
アナログ比較器、４３２……DA変換器、４４２
……サンプルホールド回路、４５２……スイツ
チ、４６２……コンデンサ、４７２……出力増幅
器。
Claims (1)
- 【特許請求の範囲】 １ 複数個の記録ペンで多チヤネルのアナログ入
力信号を同時に記録する際に、記録紙送り速度に
同期して第２記録ペン以降の各入力信号を適宜に
遅延し、記録ペンのずれを補正して記録すること
のできる位相同期形マルチペンレコーダにおい
て、 記録紙送り速度に関連してクロツクを発生する
クロツク発生手段を備えると共に、第２記録ペン
以降の各チヤンネル毎に、 プロセツサと、このプロセツサからのデイジタ
ル値出力をアナログ信号に変換して出力するDA
変換器と、このDA変換器からの出力と前記アナ
ログ入力信号とを比較する比較器と、前記DA変
換器の出力端子に接続され、その出力を前記プロ
セツサよりの指令信号に応答して保持し、記録ペ
ンの入力信号としてのアナログ信号を出力するサ
ンプルホールド回路とを備え、 前記各プロセツサは、種々のデイジタル値を発
生する手段、前記比較器の出力に応じて前記アナ
ログ入力信号に対応するデイジタル値を得るよう
デイジタル値発生手段を制御する手段、前記デイ
ジタル値発生手段から得られたデイジタル値を順
次記憶する手段、記憶後にチヤネルに対応して定
められた所定の時間だけ遅延されたものから記憶
されたデイジタル値を前記比較器の出力に関係な
しに順次前記DA変換器に出力する手段、前記サ
ンプルホールド回路に前記DA変換器の出力を保
持する時点を指令する手段からなる ことを特徴とする位相同期形マルチペンレコー
ダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9947280A JPS5723815A (en) | 1980-07-21 | 1980-07-21 | Phase synchronization type multipen recorder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9947280A JPS5723815A (en) | 1980-07-21 | 1980-07-21 | Phase synchronization type multipen recorder |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5723815A JPS5723815A (en) | 1982-02-08 |
| JPS6236600B2 true JPS6236600B2 (ja) | 1987-08-07 |
Family
ID=14248251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9947280A Granted JPS5723815A (en) | 1980-07-21 | 1980-07-21 | Phase synchronization type multipen recorder |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5723815A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02138796A (ja) * | 1988-11-18 | 1990-05-28 | Matsushita Electric Ind Co Ltd | 電子機器 |
| JPH02138797A (ja) * | 1988-11-18 | 1990-05-28 | Matsushita Electric Ind Co Ltd | 電子機器 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02159514A (ja) * | 1988-12-13 | 1990-06-19 | Yokogawa Electric Corp | 位相同期型マルチペンレコーダ |
| JP3699619B2 (ja) | 1999-11-10 | 2005-09-28 | 三菱電機株式会社 | 電磁連結装置 |
| DE102012203968A1 (de) * | 2012-03-14 | 2013-09-19 | Robert Bosch Gmbh | Mehrkanalige Sensoreinheit und zugehöriges Betriebsverfahren |
-
1980
- 1980-07-21 JP JP9947280A patent/JPS5723815A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02138796A (ja) * | 1988-11-18 | 1990-05-28 | Matsushita Electric Ind Co Ltd | 電子機器 |
| JPH02138797A (ja) * | 1988-11-18 | 1990-05-28 | Matsushita Electric Ind Co Ltd | 電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5723815A (en) | 1982-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4156286A (en) | Solid state data recorder | |
| US4054921A (en) | Automatic time-base error correction system | |
| JPS6236600B2 (ja) | ||
| US4224672A (en) | Perturbation signal recorder | |
| US4766495A (en) | Phase error correcting apparatus | |
| US3940678A (en) | Multi-input switching means | |
| US4975788A (en) | Video signal skew corrector | |
| JPS6139927Y2 (ja) | ||
| JPS61275619A (ja) | 多ペンレコ−ダ | |
| SU805409A2 (ru) | Способ воспроизведени информации | |
| SU1571793A1 (ru) | Устройство дл компенсации различий в чувствительности элементов матрицы фотоприемников | |
| JPS6213147Y2 (ja) | ||
| SU1561075A1 (ru) | Устройство дл воспроизведени функций | |
| US3587007A (en) | Variable sample periodic hold electronic delay network | |
| SU1298869A2 (ru) | Программируемый генератор импульсов | |
| JPH0139049B2 (ja) | ||
| JPS6161399B2 (ja) | ||
| SU621127A1 (ru) | Устройство видеозаписи | |
| KR0127133B1 (ko) | 디지탈 레이다의 리타임 메모리 전환회로 | |
| JPH0438022B2 (ja) | ||
| JPS5815857Y2 (ja) | マルチペンレコ−ダ | |
| SU649032A1 (ru) | Устройство дл синхронизации записываемой на магнитный носитель информации | |
| JPS5848577Y2 (ja) | 位相同期形マルチペンレコ−ダ | |
| KR100301487B1 (ko) | 디지털기록/재생장치 | |
| JPS5834688A (ja) | 時間軸補正装置 |