JPS6236809A - 単結晶成長方法 - Google Patents
単結晶成長方法Info
- Publication number
- JPS6236809A JPS6236809A JP17668785A JP17668785A JPS6236809A JP S6236809 A JPS6236809 A JP S6236809A JP 17668785 A JP17668785 A JP 17668785A JP 17668785 A JP17668785 A JP 17668785A JP S6236809 A JPS6236809 A JP S6236809A
- Authority
- JP
- Japan
- Prior art keywords
- reflection
- scanning direction
- silicon layer
- main scanning
- laser beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置の集積度と性能の向上を目的とした3次元構
造集積回路の開発が進んでいるが、その基本技術として
絶縁膜上にグレイン・バウンダリー・フリー(Grai
n Boundary Free)の領域形成があり、
本発明ではレーザ・ビームの走査方向とは直交せる方向
に再結晶化を行い、SOI(Se−miconduct
or On I n5ulator)を引き延ばす方
法を説明する。
造集積回路の開発が進んでいるが、その基本技術として
絶縁膜上にグレイン・バウンダリー・フリー(Grai
n Boundary Free)の領域形成があり、
本発明ではレーザ・ビームの走査方向とは直交せる方向
に再結晶化を行い、SOI(Se−miconduct
or On I n5ulator)を引き延ばす方
法を説明する。
本発明は、3次元構造集積回路の基本技術としてのレー
ザ照射によるSolの形成方法に関する。
ザ照射によるSolの形成方法に関する。
sor技術は、各機能素子が絶縁層上に形成され浮遊容
量が著しく減少すると共に、隣接の機能素子部との絶縁
の問題をなくする新しい技術であり、半導体集積回路の
高集積化と性能の向」二に寄与する所が大きい。
量が著しく減少すると共に、隣接の機能素子部との絶縁
の問題をなくする新しい技術であり、半導体集積回路の
高集積化と性能の向」二に寄与する所が大きい。
絶縁層上に半導体のグレイン・八うンダリー・フリー領
域、あるいは単結晶島を形成する方法には幾つかの方法
が開発されている。
域、あるいは単結晶島を形成する方法には幾つかの方法
が開発されている。
その一つとして、結晶性の半導体基板上に形成された絶
縁層の一部領域を開口し、基板表面を露出させ、基板の
結晶性を引き継いだ形で絶縁層上にエピタキシアルに単
結晶を成長させる方法がある。
縁層の一部領域を開口し、基板表面を露出させ、基板の
結晶性を引き継いだ形で絶縁層上にエピタキシアルに単
結晶を成長させる方法がある。
一方、設計の自由度を上げるため、非単結晶シリコン層
を絶縁層上に堆積し、これにレーザ・ビームを照射して
再結晶化する方法が開発されている。
を絶縁層上に堆積し、これにレーザ・ビームを照射して
再結晶化する方法が開発されている。
本発明はこのレーザ・ビームの照射により再結晶化を進
めるに当たり、反射防止膜のパターン構造、ビームの走
査方向と再結晶化の進行方向等に検討を加え、Sol形
成の自由度の増大を図った。
めるに当たり、反射防止膜のパターン構造、ビームの走
査方向と再結晶化の進行方向等に検討を加え、Sol形
成の自由度の増大を図った。
従来の技術による絶縁層上の半導体堆積層を再結晶化し
て、単結晶領域を成長させる方法を簡単に説明する。
て、単結晶領域を成長させる方法を簡単に説明する。
この方法は、絶縁層上に堆積された非単結晶シリコン層
に、パターンニングされた反射防止膜を形成し、レーザ
照射により結晶シードを形成し易い温度分布を与えて、
単結晶を成長させる方法である。
に、パターンニングされた反射防止膜を形成し、レーザ
照射により結晶シードを形成し易い温度分布を与えて、
単結晶を成長させる方法である。
これを第3図(al、 fb)に示す上面図、及び断面
図により更に詳しく説明する。
図により更に詳しく説明する。
シリコン基板Iに酸化膜等の絶縁層2が形成され、絶縁
層上には再結晶化すべき非単結晶シリコン層3、例えば
ポリシリコン、あるいはアモルファス・シリコン層を成
長させる。
層上には再結晶化すべき非単結晶シリコン層3、例えば
ポリシリコン、あるいはアモルファス・シリコン層を成
長させる。
ポリシリコン層の場合について説明すると、ポリシリコ
ン層上に、更に酸化膜、あるいは窒化膜等よりなる反射
防止膜4を積層する。反射防止膜には希望の温度分布を
与え再結晶化領域を形成するためパターンニングされた
開口部5が形成されている。
ン層上に、更に酸化膜、あるいは窒化膜等よりなる反射
防止膜4を積層する。反射防止膜には希望の温度分布を
与え再結晶化領域を形成するためパターンニングされた
開口部5が形成されている。
アルゴン・レーザで開口部5を図で矢印の方向に走査し
た場合、開口部の幅Wは遣常レーザ・ビームの直径すよ
り充分小さく選ばれるので、反射防止膜の下のポリシリ
コン溶融領域は開口部よりも冷却中、常に高温となる。
た場合、開口部の幅Wは遣常レーザ・ビームの直径すよ
り充分小さく選ばれるので、反射防止膜の下のポリシリ
コン溶融領域は開口部よりも冷却中、常に高温となる。
これは反射防止膜の下のポリシリコン層では、光エネル
ギーの吸収が開口部のそれよりも大きくなるため、窓の
中心部より到達温度が高くなることによる。
ギーの吸収が開口部のそれよりも大きくなるため、窓の
中心部より到達温度が高くなることによる。
従って開口部ではレーザ・ビームの走査により冷却が最
も早く進む点Aから結晶核の成長が始まる。その後走査
の方向に沿って再結晶化が進む。
も早く進む点Aから結晶核の成長が始まる。その後走査
の方向に沿って再結晶化が進む。
上記に述べた、従来の技術による方法では、再結晶化が
レーザ・ビームの走査の方向にそって進むことである。
レーザ・ビームの走査の方向にそって進むことである。
レーザの走査をX軸方向とするとグレイン・バウンダリ
ー・フリー領域をY軸方向に引き延ばすことは出来ない
。
ー・フリー領域をY軸方向に引き延ばすことは出来ない
。
このため、出来上がったSOI基板を用いて集積回路を
設計するに当たって制約を受け、Solの特徴を充分発
揮することが出来ない。
設計するに当たって制約を受け、Solの特徴を充分発
揮することが出来ない。
上記問題点は、本発明による反射防止膜の構造及びレー
ザ・ビームの走査方法を用いることにより解決される。
ザ・ビームの走査方法を用いることにより解決される。
即ち、絶縁層上に積層された非単結晶シリコン層の上に
レーザ・ビームの主走査方向(X方向とする)と交差せ
る方向、例えば直交するY方向に複数のストライプ状反
射防止膜を形成し、レーザ・ビームを2次元に走査しつ
つ照射して、非単結晶シリコン層の再結晶化を行う。
レーザ・ビームの主走査方向(X方向とする)と交差せ
る方向、例えば直交するY方向に複数のストライプ状反
射防止膜を形成し、レーザ・ビームを2次元に走査しつ
つ照射して、非単結晶シリコン層の再結晶化を行う。
本走査方法により主走査方向とは直交せる方向に再結晶
化を延ばすことが可能となる。
化を延ばすことが可能となる。
本発明の反射防止膜の構造及び走査方法により主走査方
向では反射防止膜の下で最も温度が高(、反射防止膜の
無い中央部で最も温度の低くなる波状温度分布を発生す
る。一方直交方向にはなだらかな傾斜を持った温度分布
が発生する。
向では反射防止膜の下で最も温度が高(、反射防止膜の
無い中央部で最も温度の低くなる波状温度分布を発生す
る。一方直交方向にはなだらかな傾斜を持った温度分布
が発生する。
これにより、主走査方向とは直交ぜる方向に再結晶化を
進行させることが可能となる。
進行させることが可能となる。
第1図fan、 ff1lに本発明にかかわる再結晶化
方法を説明する上面図及び断面図を示す。
方法を説明する上面図及び断面図を示す。
シリコン基板1上に絶縁層2が約1μmの厚さに積層さ
れている。絶縁層ばS+Ot、あるいはSi3N4等の
絶縁物質よりなっている。
れている。絶縁層ばS+Ot、あるいはSi3N4等の
絶縁物質よりなっている。
絶縁層上に非単結晶シリコン層3を厚さ約4000人成
長させる。非単結晶シリコン層はポリシリコン、あるい
はアモルファス・シリコン(a−3i)としてCVD法
、蒸着法、あるいはスパッタ法等により積層される。
長させる。非単結晶シリコン層はポリシリコン、あるい
はアモルファス・シリコン(a−3i)としてCVD法
、蒸着法、あるいはスパッタ法等により積層される。
一般に基板温度300℃以下の低温ではa−3iが成長
するが、基板温度が更に高くなるとポリシリコンが成長
する。
するが、基板温度が更に高くなるとポリシリコンが成長
する。
非単結晶シリコン層3上に全面に反射防止膜4を成長さ
せる。第11”Jfalではストライプ状の反射防止膜
40L402,403の3個について図示している。
せる。第11”Jfalではストライプ状の反射防止膜
40L402,403の3個について図示している。
本実施例では反射防止膜はSiO□膜4IとSi3N。
膜42の2層構造よりなり、SiO□膜は熱酸化により
厚さ300人、Si3N<膜はCVD法により300人
それぞれ成長させる。
厚さ300人、Si3N<膜はCVD法により300人
それぞれ成長させる。
反射防止膜の間隔Wは約20〜30μmに選ばれ、X軸
方向にレーザ・ビームを走査する。X軸方向の一回の走
査が終われば、ビームのY位置をずらし円形ビームの周
辺部が前の走査パターンと重複する位置でジグザグにX
軸の反対方向に走査する。
方向にレーザ・ビームを走査する。X軸方向の一回の走
査が終われば、ビームのY位置をずらし円形ビームの周
辺部が前の走査パターンと重複する位置でジグザグにX
軸の反対方向に走査する。
ビームの走査の状況を第1図(alの点線で示す。
このとき、あるY位置でのX軸上での温度分布は第2図
に示すごとく反射防止膜4の下で温度は最高となる。ま
たY軸方向の温度はなだらかな傾斜を示す。
に示すごとく反射防止膜4の下で温度は最高となる。ま
たY軸方向の温度はなだらかな傾斜を示す。
上記の方法でY軸方向にグレイン・バウンダリー・フリ
ーの再結晶化領域を数100 μmの長さまで引き延ば
すことが可能である。
ーの再結晶化領域を数100 μmの長さまで引き延ば
すことが可能である。
以上に説明せるごとく本発明の再結晶化方法を適用する
ことにより絶縁層上にグレイン・バウンダリー・フリー
の領域を、一つの基板上で長辺方向がX軸、Y軸とする
領域を自由に設定することが可能となり集積回路の設計
の自由度の向上に寄与する所が大である。
ことにより絶縁層上にグレイン・バウンダリー・フリー
の領域を、一つの基板上で長辺方向がX軸、Y軸とする
領域を自由に設定することが可能となり集積回路の設計
の自由度の向上に寄与する所が大である。
第1図(al、 (b)は本発明にかかわる再結晶化を
説明する上面図及び断面図、 第2図は本発明の温度分布特性、 第3図(al、 (b)は従来の技術による再結晶化を
説明する」二面図及び断面図、 を示ず。 図面において、 1はシリコン基板、 2は絶縁層、 3は非単結晶シリコン層、 4は反射防止膜、 5は開口部、 をそれぞれ示す。 シFl明l−〇・〃・−7番#−柁晶づG艮?ジノ1′
7滲G勺第1図 半彪θル遅度今邦将/)’IE
説明する上面図及び断面図、 第2図は本発明の温度分布特性、 第3図(al、 (b)は従来の技術による再結晶化を
説明する」二面図及び断面図、 を示ず。 図面において、 1はシリコン基板、 2は絶縁層、 3は非単結晶シリコン層、 4は反射防止膜、 5は開口部、 をそれぞれ示す。 シFl明l−〇・〃・−7番#−柁晶づG艮?ジノ1′
7滲G勺第1図 半彪θル遅度今邦将/)’IE
Claims (1)
- 絶縁層上に積層された非単結晶シリコン層にエネルギ
ー線を照射しつつ2次元に走査して、該非単結晶シリコ
ン層の再結晶化を行うに当たり、前記非単結晶シリコン
層上に、主走査方向に対し交差する複数のストライプ状
反射防止膜を形成し、該反射防止膜間において副走査方
向に再結晶化を進めることを特徴とする単結晶成長方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17668785A JPS6236809A (ja) | 1985-08-10 | 1985-08-10 | 単結晶成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17668785A JPS6236809A (ja) | 1985-08-10 | 1985-08-10 | 単結晶成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6236809A true JPS6236809A (ja) | 1987-02-17 |
Family
ID=16017970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17668785A Pending JPS6236809A (ja) | 1985-08-10 | 1985-08-10 | 単結晶成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6236809A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03250620A (ja) * | 1990-02-27 | 1991-11-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2003168645A (ja) * | 2001-12-03 | 2003-06-13 | Hitachi Ltd | 半導体薄膜装置、その製造方法及び画像表示装置 |
| JP2006310445A (ja) * | 2005-04-27 | 2006-11-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
-
1985
- 1985-08-10 JP JP17668785A patent/JPS6236809A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03250620A (ja) * | 1990-02-27 | 1991-11-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2003168645A (ja) * | 2001-12-03 | 2003-06-13 | Hitachi Ltd | 半導体薄膜装置、その製造方法及び画像表示装置 |
| JP2006310445A (ja) * | 2005-04-27 | 2006-11-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2119168A (en) | Forming crystallized semiconductor layers | |
| US4773964A (en) | Process for the production of an oriented monocrystalline silicon film with localized defects on an insulating support | |
| JPS60150618A (ja) | 半導体装置の製造方法 | |
| JP2000260709A5 (ja) | ||
| JPH02191320A (ja) | 結晶物品及びその形成方法 | |
| JPS62160712A (ja) | 半導体装置の製造方法 | |
| JPS6236809A (ja) | 単結晶成長方法 | |
| US4678538A (en) | Process for the production of an insulating support on an oriented monocrystalline silicon film with localized defects | |
| JPS61251115A (ja) | 絶縁膜上の半導体単結晶成長方法 | |
| JPS5893220A (ja) | 半導体単結晶膜の製造方法 | |
| JPH06140321A (ja) | 半導体薄膜の結晶化方法 | |
| JPH0523492B2 (ja) | ||
| JPS61135110A (ja) | 半導体装置の製造方法 | |
| JPH06140324A (ja) | 半導体薄膜の結晶化方法 | |
| JPS59128292A (ja) | 薄膜の結晶化方法 | |
| JPH0652712B2 (ja) | 半導体装置 | |
| JPS59121823A (ja) | 単結晶シリコン膜形成法 | |
| JPS6255917A (ja) | 半導体層の再結晶化方法 | |
| JPS6235610A (ja) | Soiの形成方法 | |
| JPS5946021A (ja) | 半導体装置の製造方法 | |
| JPH0797555B2 (ja) | Soi基板の製造方法 | |
| JPS6151820A (ja) | 半導体装置の製造方法 | |
| JPS6213017A (ja) | 半導体再結晶化方法 | |
| JPS6189621A (ja) | 半導体装置の製造方法 | |
| JPH02192718A (ja) | 半導体装置の製造方法 |