JPS6236854A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ＳＯＩにＦＥＴを形成する半導体装置の製造方法であっ
て、所定の領域に結晶粒界（グレイン・バウンダリ）が
発生しないようにこの領域に対応する領域にレーザ光反
射防１１ｘ膜の開口部を設けて多結晶シリコン層又は非
結晶質シリコン層を単結晶化させる。そしてこの結晶粒
界の無い所定の領域がチャンネル領域となるように、こ
の開口部を利用してパターニングしたレジスト膜をソー
ス・ドレイン不純物領域の形成の際のマスクとして使用
するものである。

〔産業上の利用分野〕

本発明は半導体装置の製造方法に関し、特にＳＯＩに電
気的特性の良好なＦＥＴを形成する半導体装置の製造方
法に関する。

〔従来の技術〕

半導体集積回路の高密度化、高集積化を図るためシリコ
ン層を多層構造にして、各シリコン層にＦＥＴなとのデ
バイスを形成する試みが行われている。

すなわち、シリコン基板にの絶縁膜の上に多結晶シリコ
ン層又は非結晶質シリコン層を形成し、さらにこれをレ
ーザ光にて−【↓溶融して再結晶シリコン層を得るもの
である。そしてこの再結晶シリコン層にＭＯＳ）ランジ
スタ等の能動デバイスを形成することにより、半導体集
積回路を多層化するのである。

〔発明が解決しようとする問題点〕

上述のように、多結晶シリコン層又は非晶質シリコン層
を再結晶化するためにはレーザ光を照射してこれを溶融
させる。レーザ光のスポット径は一般にウェハ径よりも
小さいから強度分布をもったレーザ光が照射され一様に
は溶融されない、このため再結晶化シリコン層には、走
査ビームの軌跡に沿ってその両側にいわゆる結晶粒界（
グレイン・バウンダリー）が生じる。

第１θ図（ａ）、（ｂ）は結晶粒界が生じているシリコ
ン層にＭＯＳ）ランジスタを形成した場合の従来例の問
題点を説明するための図であり、■。

２はＭＯＳ）ランジスタのソース・ドレイン、３．４は
結晶粒界である。第１θ図（ａ）に示すように結晶粒界
３がソース・ドレインを接続するように形成されている
場合には、結晶粒界３に沿った不純物の拡散係数は極め
て高いので、ソース−ドレインを形成した後に、通常の
バルクＳｉ　を用いたプロセスで使用している熱処理を
そのまま行うとソース・ドレイン間はショート状態にな
ることが多発する。

また第１０図（ｂ）に示すように結晶粒界４がソース・
ドレイン間のチャンネルを遮断するように形成されてい
る場合には、ソース・ドレイン間の電荷の平均的移動度
は極めて低くなり、正常な電気的特性を得ることができ
ない、このようにＭＯＳトランジスタのチャンネル領域
に結晶粒界が生じている場合には特性の良好なＭＯＳト
ランジスタを形成することができない。

本発明はＬ記の従来例の問題点に鑑みて創作されたもの
であり、チャンネル領域に結晶粒界を含まないＦＥＴを
確実に、かつ簡易に形成することを可能とする半導体装
置の製造方法の提供を目的とする。

〔問題点を解決すべきｆ段〕

本発明に係るＳＯＩにＦＥＴを形成する半導体装置の製
造方法は、第１図〜第８図に示すように、半導体基板５
Ｆの絶縁膜６のにに多結晶又は非晶質のシリコン層７を
形成する第１の工程と、第１の工程後、前記シリコン層
７にレーザ光反射防止膜８を被着する第２の工程と、第
２の工程の後、前記レーザ光反射防止膜８に対して形成
すべきＦＥＴのチャンネル領域に対応する形状の開口（
ＦＪＲ日部９）を行う第３の工程と、第３の工程の後、
前記レーザ光反射防止膜８の上方からレーザ光を照射し
、再結晶化により前記多結晶又は非晶質のシリコン層７
を単結晶化する第４の工程と、第４の工程後、前記開口
部９の中が埋まるように前記レーザ光反射防１Ｆ膜８の
全面にレジスト膜ｌＯを被着する第５の工程と、第５の
工程後、前記レーザ光反射防止膜の開口部９に埋没して
いるレジスト膜のみが残存するように前記レジスト膜１
０を制限的に除去する第６の工程と、第６の工程の後、
前記残存するレジスト膜ｌＯを囲む前記レーザ光反射病
＋Ｉ−［８を選択的に除去する第７のＬ程と、第７の工
程の後、前記残存するレジスト膜１０をマスクとして、
前記単結晶化したシリコン層７にソース・ドレインとし
ての不純物領域１１を形成する第８の工程と、第８の工
程の後、前記残存するレジスト膜ＩＯの除去の後ゲート
用絶縁膜１２を形成する第９の工程と、第９の工程の後
、前記ゲート用絶縁膜のＬにゲート電極１３を形成する
第１Ｏの工程とを含むことを特徴とする。

〔作用〕

第９図に示すように、レーザ光による溶融時のシリコン
層の温度は、レーザ光の反射率の相違から、レーザ光反
射防止膜に覆われている領域が高く、覆われていない開
口部は低い。またこの温度分布はレーザ光反射病■１−
膜の開１１部の形状等により定まり、レーザ光の強度分
布の影響をほとんど受けない。なおレーザ光反射防止膜
の開目部の中心付近が最も低温であるからここを核とし
、最も高温の開ｒ］部の外側周辺まで単結晶化は一様に
広がっていく。このようにして少なくともレーザ光反射
病１ト膜の開口部には結晶粒界が生じない。

そして、この開口部を利用してパターニングしたレジス
ト膜をソース・ドレイン不純物領域の形成の際のマスク
として使用するものであるから、チャンネル領域に結晶
粒界が含むことを確実に防１１−できる。またレジスト
膜をソース・ドレインとしての不純物領域形成用のマス
クとして使用するので、自己整合（セルフ−７ライン）
的な製造方法となり、精度向１−と簡易化が可能となる
。

〔実施例〕

次に図を参照し７ながら本発明の実施例について説明す
る。第１図〜第８図は本発明の実施例に係るＳＯ■にＮ
チャンネルＭＯ３）ランジスタを形成する場合の製造方
法を説明する断面図である。

まず半導体基板であるシリコン基板５のＬに絶縁膜であ
るシリコン酸化膜６をＩｇｍ被着し、次にノン・ドープ
の多結晶シリコン層又は非晶質シリコン層７を０．４μ
ｍ被着する。さらにレーザ光反射防止膜としての窒化膜
／シリコン酸化膜８の二重膜を形成する（第１図）。

次にレーザ光反射病１１−膜８に対して、形成すべきＦ
ＥＴのチャンネル領域に対応する形状の開口を行う（開
口部９）。その後、Ａｒ・　レーザ光を走査しながら照
射する（第２図）。反射防止膜８により反射が防止され
るのでレーザ光により多結晶シリコン層又は非晶質のシ
リコン層７は効率良く溶解し、再結晶シリコン層となる
。この場合、従来例と同様にレーザ光の強度分布に起因
するシリコン層の温度分布により再結晶過程で結晶粒界
が生じる。しかし開口部９の下のシリコン層およびその
周辺近傍には結晶粒界は生じない。それは開口部９の下
方（チャンネル領域）のシリコン層７の温度分布が、第
８図に示すように開に１部９の幅等によって定まり、レ
ーザ光の強度分布にはほとんど影響されないからである
。このようにして開口部９の下方のシリコン層７（チャ
ンネル領域）には再結晶後も結晶粒界が生じない。

次に開口部９の中が埋まるようにレーザ光反射防止膜８
の全面にレジスト膜ｌＯを塗布し、さらにスピンナーに
より表面を平坦化する（第３図）。

次に異方性エツチングによりレジスト膜１ｏを除去する
。このとき開口部９の中に埋没しているレジス）［が残
存するようにエツチング量を制御する（第４図）。

次に１：方の窒化膜に対しては、ＣＦ４ガスを用いたド
ライエツチングにより、又下方のシリコン酸化膜に対し
てはフッ酸系の液を用いたウェットエツチングにより、
レーザ光反射防止膜としての窒化膜／シリコン酸化膜８
の二重膜を選択的に除去する。その後、残存するレジス
ト膜ｌＯをマスクとしてヒ素イオンを打ち込み、ソース
・ドレイン用のＮ型不純物領域１１を形成する（第５図
）。

Ｎらに残存するレジスト膜ｌＯを除去した後、再結晶化
シリコン層７をパターニングして素子分離を行う（第６
図）。

次にゲート酸化膜１１の形成後、トランジスタの閾値電
圧制御用にポロンイオンを打ち込み、ゲート酸化膜１２
のドのシリコン層７の表面をＰ型化する。その後チャン
ネル領域Ｉ―にゲート電Ｊ４ｉ１３（多結晶シリコン又
はアルミニウム）を形成する（第７図）。

次にパッシベーション用絶縁膜として高リン濃度のＰＳ
Ｇｌｉｌ１４を形成した後、コンタクト用窓を開■し、
さらにアルミニウム層を形成した後にパターニングして
配線１５を形成する（第８図）。

以ｌ−のように本発明の実施例によれば、開１１部を利
用してパターニングしたレジスト膜をソース・ドレイン
不純物領域の形成の際のマスクとして使用するものであ
るから、チャンネル領域に結晶粒界が含むことを確実に
防止できる。従ってチャンネル間の電荷のモ均移動度が
低ドしたり、あるいは不純物の拡散に起因するソース・
ドレイン間のショートを防１１−することができる。

またレジスト膜をソース−ドレイン形成用のマスフとし
て使用するので、製造の簡易化を図ることができるとと
もに、自己整合的にチャンネル長が決定されるので高精
度のトランジスタを形成することができる。

〔発明の効果〕

以１−説明したように、本発明によれば特性劣化の原因
となる結晶粒界が生じていない領域をチャンネル領域と
するので、特性の良好なＦＥＴをＳＯＩに確実に形成で
きるとともに、結晶粒界の発生防Ｉ１．用に使用した開
口部を利用してパターニングしたレジスト膜をソース−
ドレイン不純物領域の形成の際のマスクとして使用する
ものであるから、製造工程の簡易化を図ることができる
。

またチャンネル領域は自己整合的に決定されるものであ
るから高精度のＦＥＴが形成でき、従ってまた特性の良
好なＦＥＴを得ることができる。

【図面の簡単な説明】

第１図〜第８図は本発明の実施例に係るＳＯＩにＮチャ
ンネルＭＯ３）ランジスタを形成する場合の製造方法を
説明するための断面図である。 第９図は本発明の実施例に係るレーザ光反射防１！−膜
の開口部付近にレーザ光を照射したときのシリコン層の
温度分布を示す図である。 第１θ図は結晶粒界が生じているシリコン層にＭＯＳ）
ランジスタを形成した場合の従来例の問題点を説明する
ためのパターン図である。 ５・・・シリコン基板（半導体基板） ６・・・シリコン酸化膜（絶縁膜） ７・・・多結晶又は非晶質のシリコン層８・・・窒化膜
／シリコン酸化膜（反射防！ト膜）９・・・開口部 １０・・・レジスト膜 １１・・・不純物領域（ソース争ドレイン）１２・・・
ゲート酸化膜（ゲート用絶縁膜）１３・・・ゲート電極 １４・・・ＰＳＧ膜 １５・・・配線 本淑四ｅし延イダ）の恨（−ヌ汗、ｊ税９誂３慴第７図 杢〕鞄℃烏Ｏ火快漏口１１の屹ＮＬ５己云偶艷明マ３田
恥浸枳峙説鴻幇す田 第９図 ネと」東高ＩＪｓ婆病１あ已角てハｙわＩ匂−炉５、り
もＢ鳥わ℃０第１０図

Claims (1)

1. 【特許請求の範囲】 半導体基板上の絶縁物上に多結晶又は非晶質のシリコン
   層を形成する第１の工程と、 第１の工程後、前記シリコン層にレーザ光反射防止膜を
   被着する第２の工程と、 第２の工程の後、前記レーザ光反射防止膜に対して形成
   すべきＦＥＴのチャンネル領域に対応する形状の開口を
   行う第３の工程と、 第３の工程の後、前記レーザ光反射防止膜の上方からレ
   ーザ光を照射し、前記多結晶又は非晶質のシリコン層を
   再結晶化する第４の工程と、第４の工程後、前記開口部
   の中が埋まるように前記レーザ光反射防止膜の全面にレ
   ジスト膜を被着する第５の工程と、 第５の工程後、前記レーザ光反射防止膜の開口部に埋没
   しているレジスト膜のみが残存するように前記レジスト
   膜を制限的に除去する第６の工程と、 第６の工程の後、前記残存するレジスト膜を囲む前記レ
   ーザ光反射防止膜を選択的に除去する第７の工程と、 第７の工程の後、前記残存するレジスト膜をマスクとし
   て、前記再結晶化したシリコン層にソース・ドレインと
   しての不純物領域を形成する第８の工程と、 第８の工程の後、前記残存するレジスト膜の除去の後ゲ
   ート用絶縁膜を形成する第９の工程と、第９の工程の後
   、前記ゲート用絶縁膜の上にゲート電極を形成する第１
   ０の工程とを含むことを特徴とするＳＯＩ（Ｓｉｌｉｃ
   ｏｎＯｎＩｎｓｕｌａｔｏｒ）にＦＥＴ（ＦｉｅｌｄＥ
   ｆｆｅｃｔＴｒａｎｓｉｓｔｅｒ）を形成する半導体装
   置の製造方法。