JPS6236855A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6236855A JPS6236855A JP17643085A JP17643085A JPS6236855A JP S6236855 A JPS6236855 A JP S6236855A JP 17643085 A JP17643085 A JP 17643085A JP 17643085 A JP17643085 A JP 17643085A JP S6236855 A JPS6236855 A JP S6236855A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon layer
- laser light
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ＳＯＩにＦＥＴを形成する半導体装置の製造方法であっ
て、チャンネル領域に結晶粒界（グレイン・バウンダリ
）が発生しないようにチャンネル領域に被着されたレー
ザ光難透過性膜を、そのままソース・ドレイン不純物領
域の形成の際のマスクとして使用するものである。
て、チャンネル領域に結晶粒界（グレイン・バウンダリ
）が発生しないようにチャンネル領域に被着されたレー
ザ光難透過性膜を、そのままソース・ドレイン不純物領
域の形成の際のマスクとして使用するものである。
本発明は半導体装置の製造方法に関し、特にＳＯＩに電
気的特性の良好なＦＥＴを形成する半導体装置の製造方
法に関する。
気的特性の良好なＦＥＴを形成する半導体装置の製造方
法に関する。
半導体集積回路の高密度化、高集積化を図るため、シリ
コン層を多層構造にして、各シリコン層にＦＥＴなどの
デバイスを形成する試みが行われている。
コン層を多層構造にして、各シリコン層にＦＥＴなどの
デバイスを形成する試みが行われている。
すなわち、シリコン基板１−の絶縁膜の上に多結晶シリ
コン層又は非結晶質シリコン層を形成し、さらにこれを
レーザ光にて−［ｌ溶融して再結晶させ、半結晶シリコ
ン層を得るものである。そしてこの単結晶シリコン層に
ＭＯＳトランジスタ等の能動デバイスを形成することに
より、半導体集積回路を多層化するのである。
コン層又は非結晶質シリコン層を形成し、さらにこれを
レーザ光にて−［ｌ溶融して再結晶させ、半結晶シリコ
ン層を得るものである。そしてこの単結晶シリコン層に
ＭＯＳトランジスタ等の能動デバイスを形成することに
より、半導体集積回路を多層化するのである。
ｌ−述のように、多結晶シリコン層又は非晶質シリコン
層を再結晶化するためにはレーザ光を照射してこれを溶
融させる。レーザ光のスポット径は一般にウェハ径より
も小さいから、強度分布をもったレーザ光が照射され一
様には溶融されない、このためシリコン層には走査ビー
ムの軌跡に沿ってその両側にいわゆる結晶粒界（グレイ
ン・バウンダリー）が生じる。
層を再結晶化するためにはレーザ光を照射してこれを溶
融させる。レーザ光のスポット径は一般にウェハ径より
も小さいから、強度分布をもったレーザ光が照射され一
様には溶融されない、このためシリコン層には走査ビー
ムの軌跡に沿ってその両側にいわゆる結晶粒界（グレイ
ン・バウンダリー）が生じる。
第８図（ａ） 、 （ｂ）は結晶粒界が生じているシリ
コン層にＭＯＳ）ランジスタを形成した場合の従来例の
問題点を説明するための図であり、１．２はＭＯＳトラ
ンジスタのソース争ドレイン、３゜４は結晶粒界である
。第８図（ａ）に示すように結晶粒界３がソース・ドレ
インを接続するように形成されている場合には、結晶粒
界３に沿った不純物の拡散係数は極めて高いので、ソー
ス・ドレインを形成した後、バルクＳ１を用いた熱プロ
セス条件によって処理するとソース・ドレイン間のショ
ート現象が多発する。
コン層にＭＯＳ）ランジスタを形成した場合の従来例の
問題点を説明するための図であり、１．２はＭＯＳトラ
ンジスタのソース争ドレイン、３゜４は結晶粒界である
。第８図（ａ）に示すように結晶粒界３がソース・ドレ
インを接続するように形成されている場合には、結晶粒
界３に沿った不純物の拡散係数は極めて高いので、ソー
ス・ドレインを形成した後、バルクＳ１を用いた熱プロ
セス条件によって処理するとソース・ドレイン間のショ
ート現象が多発する。
また第８図（ｂ）に示すように結晶粒界４がソース・ド
レイン間のチャンネルを遮断するように形成されている
場合には、ソース争ドレイン間の電荷の平均的移動度は
極めて低くなり、１１）常な電気的特性を得ることがで
きない。このようにＭＯＳ）ランジスタのチャンネル領
域に結晶粒界が生じている場合には特性の良好なＭＯＳ
）ランジスタを形成することができない。
レイン間のチャンネルを遮断するように形成されている
場合には、ソース争ドレイン間の電荷の平均的移動度は
極めて低くなり、１１）常な電気的特性を得ることがで
きない。このようにＭＯＳ）ランジスタのチャンネル領
域に結晶粒界が生じている場合には特性の良好なＭＯＳ
）ランジスタを形成することができない。
本発明はＬ記の従来例の問題点に鑑みて創作されたもの
であり、チャンネル領域に結晶粒界を含まないＦＥＴを
確実に、かつ簡易に形成することを可能とする半導体装
置の製造方法の提供を目的とする。
であり、チャンネル領域に結晶粒界を含まないＦＥＴを
確実に、かつ簡易に形成することを可能とする半導体装
置の製造方法の提供を目的とする。
本発明に係るＳＯＩにＦＥＴを形成する半導体装置の製
造方法は、第１ｉ−第６図に示すように、半導体基板５
Ｌの絶縁膜６の上に多結晶又は非晶質のシリコン層７
を形成する第１の工程と、第１の工程後、前記シリコン
層７にレーザ光反射防止膜８を被着する第２の「程と、
第２の工程の後、形成すべきＦＥＴのチャンネル領域に
対応する形状のレーザ光難透過性膜９を前記反射防止膜
８の上に被着する第３の工程と、第３の工程の後、前記
レーザ光難透過性膜９の１一方からレーザ光を照射し、
再結晶化により前記多結晶又は非晶質のシリコン層７を
単結晶化する第４の工程と、“第４の工程の後、前記レ
ーザ光難透過性ｌ！１９をマスクトシて、前記単結晶化
したシリコン層７にソース・ドレインとしての不純物領
域１０を形成する第５の工程と、第５の工程の後、前記
レーザ光難透過性膜９および反射防１１−膜８の除去の
後ゲート用絶縁膜１１を形成する第６のｌ二程と、第６
の工程の後、前記ゲート用絶縁膜１１の上にゲート電極
１２を形成する第７の工程とを含むことを特徴とする。
造方法は、第１ｉ−第６図に示すように、半導体基板５
Ｌの絶縁膜６の上に多結晶又は非晶質のシリコン層７
を形成する第１の工程と、第１の工程後、前記シリコン
層７にレーザ光反射防止膜８を被着する第２の「程と、
第２の工程の後、形成すべきＦＥＴのチャンネル領域に
対応する形状のレーザ光難透過性膜９を前記反射防止膜
８の上に被着する第３の工程と、第３の工程の後、前記
レーザ光難透過性膜９の１一方からレーザ光を照射し、
再結晶化により前記多結晶又は非晶質のシリコン層７を
単結晶化する第４の工程と、“第４の工程の後、前記レ
ーザ光難透過性ｌ！１９をマスクトシて、前記単結晶化
したシリコン層７にソース・ドレインとしての不純物領
域１０を形成する第５の工程と、第５の工程の後、前記
レーザ光難透過性膜９および反射防１１−膜８の除去の
後ゲート用絶縁膜１１を形成する第６のｌ二程と、第６
の工程の後、前記ゲート用絶縁膜１１の上にゲート電極
１２を形成する第７の工程とを含むことを特徴とする。
第７図に示すように、チャンネル領域上にはレーザ光難
透過性膜９が形成されているので、レーザ光が照射され
たときのシリコン層７のチャンネル領域での温度分布は
レーザ光難透過性膜９の形状等により定まり、レーザ光
の強度分布の影響をほとんど受けない、なお難透過性Ｉ
！１９の中心付近が最も低温であるからここを核とし、
最も高温の難透過性膜９の外側周辺まで単結晶化は一様
に広がっていく、このようにして少なくともチャンネル
領域のシリコン層７には結晶粒界が生じない。 またレ
ーザ光難透過性膜をそのままソース・ドレインとしての
不純物領域形成用のマスクとして使用するので、「１己
整合（セルファライン）なＶ漬方法となり精度向１−と
簡易化がｉｉｉ能となる。
透過性膜９が形成されているので、レーザ光が照射され
たときのシリコン層７のチャンネル領域での温度分布は
レーザ光難透過性膜９の形状等により定まり、レーザ光
の強度分布の影響をほとんど受けない、なお難透過性Ｉ
！１９の中心付近が最も低温であるからここを核とし、
最も高温の難透過性膜９の外側周辺まで単結晶化は一様
に広がっていく、このようにして少なくともチャンネル
領域のシリコン層７には結晶粒界が生じない。 またレ
ーザ光難透過性膜をそのままソース・ドレインとしての
不純物領域形成用のマスクとして使用するので、「１己
整合（セルファライン）なＶ漬方法となり精度向１−と
簡易化がｉｉｉ能となる。
次に図を参照しながら本発明の実施例について説明する
。第１図〜第６図は本発明の実施例に係るＳｏｔにＮチ
ャンネルＭＯＳトランジスタを形成する場合の製造方法
を説明する断面図である。
。第１図〜第６図は本発明の実施例に係るＳｏｔにＮチ
ャンネルＭＯＳトランジスタを形成する場合の製造方法
を説明する断面図である。
まず′１′：導体基板であるシリコン基板５の上に絶縁
膜であるシリコン酸化膜６を１７ｚｍ被着し、次にノン
・ドープの多結晶シリコン層又は非晶質シリコン層７を
０．４ｇｍ被着する。さらにレーザ光反射防１１−膜と
しての窒化膜／シリコン酸化膜８の二重膜を形成する（
第１図）。
膜であるシリコン酸化膜６を１７ｚｍ被着し、次にノン
・ドープの多結晶シリコン層又は非晶質シリコン層７を
０．４ｇｍ被着する。さらにレーザ光反射防１１−膜と
しての窒化膜／シリコン酸化膜８の二重膜を形成する（
第１図）。
次にレーザ光難透過性膜およびソース−ドレイン不純物
領域形成用のマスクとしての多結晶シリコン膜９を０．
２４〜０．４ｇｍ形成する。この厚さはレーザ光の遮断
性およびマスク性の二つの要請から定められる。その後
、形成すべきトランジスタのチャンネル領域の形状に合
せて多結晶シリコン膜９のパターニングを行う（第２図
）。
領域形成用のマスクとしての多結晶シリコン膜９を０．
２４〜０．４ｇｍ形成する。この厚さはレーザ光の遮断
性およびマスク性の二つの要請から定められる。その後
、形成すべきトランジスタのチャンネル領域の形状に合
せて多結晶シリコン膜９のパターニングを行う（第２図
）。
次にＡｒ・レーザ光を走査しながら照射する。
反射防止膜８により反射が防１１二されるのでレーザ光
により多結晶シリコン層又は非晶質のシリコン層７は効
率良く溶解し、再結晶する。この場合、従来例と同様に
レーザ光の強度分布に起因するシリコン層の温度分布に
より再結晶過程で結晶粒界が生じる。しかし多結晶シリ
コン膜９直ｆのシリコン層およびその周辺近傍には結晶
粒界は生じない。それは難透過性膜９の下方（チャンネ
ル領域）のシリコン層７の温度分布が、第７図に示すよ
うに難透過性膜の幅等によって定まり、レーザ光の強度
分布にはほとんど影響されないからである。このように
して難透過性膜としての多結晶シリコン層９の下方のシ
リコン層７（チャンネル領域）には再結晶後も結晶粒界
が生じない。
により多結晶シリコン層又は非晶質のシリコン層７は効
率良く溶解し、再結晶する。この場合、従来例と同様に
レーザ光の強度分布に起因するシリコン層の温度分布に
より再結晶過程で結晶粒界が生じる。しかし多結晶シリ
コン膜９直ｆのシリコン層およびその周辺近傍には結晶
粒界は生じない。それは難透過性膜９の下方（チャンネ
ル領域）のシリコン層７の温度分布が、第７図に示すよ
うに難透過性膜の幅等によって定まり、レーザ光の強度
分布にはほとんど影響されないからである。このように
して難透過性膜としての多結晶シリコン層９の下方のシ
リコン層７（チャンネル領域）には再結晶後も結晶粒界
が生じない。
次に同じ多結晶シリコン層９をマスクとしてヒ素イオン
を打ち込み、ソース・ドレイン用のＮ型高度不純物領域
１０を形成する（第３図））。その後多結晶シリコン層
９６反射防１１−膜８を除去した後、きらに再結晶化シ
リコン層７をパターニングして素子分離を行う（第４図
）。
を打ち込み、ソース・ドレイン用のＮ型高度不純物領域
１０を形成する（第３図））。その後多結晶シリコン層
９６反射防１１−膜８を除去した後、きらに再結晶化シ
リコン層７をパターニングして素子分離を行う（第４図
）。
次にゲート酸化膜１１の形成後、トランジスタの闇値電
圧制御用にポロンイオンを打ち込み、ゲート酸化Ｗ１１
１の下のシリコン層７の表面をＰ型化する。その後チャ
ンネル領域」二にゲート電極１２（多結晶シリコン又は
アルミニウム）を形成する（第５図）。
圧制御用にポロンイオンを打ち込み、ゲート酸化Ｗ１１
１の下のシリコン層７の表面をＰ型化する。その後チャ
ンネル領域」二にゲート電極１２（多結晶シリコン又は
アルミニウム）を形成する（第５図）。
次にパッシベーション用絶縁膜として高リン濃度のＰＳ
Ｇ膜１３を形成した後、コンタクト用窓ヲ開［Ｉ Ｌ、
さらにアルミニウム層を形成した後にパターニングして
配線１４を形成する（第６図）。
Ｇ膜１３を形成した後、コンタクト用窓ヲ開［Ｉ Ｌ、
さらにアルミニウム層を形成した後にパターニングして
配線１４を形成する（第６図）。
以−１−１のように本発明の実施例によれば、チャンネ
ル領域に結晶粒界が生じることがないので、チャンネル
間の電荷の乎均移動度が低下したり、あるいは不純物の
拡散に起因するソース・ドレイン間のショートを防止す
ることができる。
ル領域に結晶粒界が生じることがないので、チャンネル
間の電荷の乎均移動度が低下したり、あるいは不純物の
拡散に起因するソース・ドレイン間のショートを防止す
ることができる。
また結晶粒界発生防止用に用いたチャンネル領域りのレ
ーザ光難透過性膜としての多結晶シリコン層９をソース
・ドレイン形成用のマスクとしても用いることができる
ので、製造の簡易化を図ることができるとともに、自己
整合的にチャンネル長が決定されるので高精度のトラン
ジスタを形成することができる。
ーザ光難透過性膜としての多結晶シリコン層９をソース
・ドレイン形成用のマスクとしても用いることができる
ので、製造の簡易化を図ることができるとともに、自己
整合的にチャンネル長が決定されるので高精度のトラン
ジスタを形成することができる。
以上説明したように、本発明によれば特性劣化の原因と
なる結晶粒界が生じていない領域をチャンネル領域とす
るので、特性の良好なＦＥＴをＳＯＩに確実に形成でき
るとともに、結晶粒界の発生防止用に使用したチャンネ
ル領域上のレーザ光難透過性膜をソース・ドレイン形成
用マスクとしても使用するので、製造工程の簡易化を図
ることができる。またチャンネル領域は自己整合的に決
定されるものであるから高精度のＦＥＴが形成でき、従
ってまた特性の良好なＦＥＴを得ることができる。
なる結晶粒界が生じていない領域をチャンネル領域とす
るので、特性の良好なＦＥＴをＳＯＩに確実に形成でき
るとともに、結晶粒界の発生防止用に使用したチャンネ
ル領域上のレーザ光難透過性膜をソース・ドレイン形成
用マスクとしても使用するので、製造工程の簡易化を図
ることができる。またチャンネル領域は自己整合的に決
定されるものであるから高精度のＦＥＴが形成でき、従
ってまた特性の良好なＦＥＴを得ることができる。
第１図〜第６図は本発明の実施例に係るＳＯＩにＮチャ
ンネルＭＯＳトランジスタを形成する場合のｌｌ！造方
法を説明するための断面図である。 第７図は本発明の実施例に係るレーザ光難透過性膜付近
にレーザ光を照射したときのシリコン層の温度分布を示
す図である。 第８図は結晶粒界が生じているシリコン層にＭＯＳ）ラ
ンジスタを形成した場合の従来例の問題点を説明するた
めのパターン図である。 ５・・・シリコン基板（半導体基板） ６・・・シリコン酸化膜（絶縁膜） ７・・・多結晶又は算品質のシリコン層８・・・空化膜
／シリコン酸化膜（反射防止膜）９・・・多結晶シリコ
ン層（レーザ光難透過性膜）ＩＯ・・・不純物領域（ソ
ース舎ドレイン）ｔ １１・・・ゲート酸化膜（ゲート用絶縁膜）１２・・・
ゲート電極 １３・・・ＰＳＧ膜 １４・・・配線 イ６鐙つ訃宝免缶１）のにシム１も先組ざｂぢＤ第４図 未発卯の窄τ（ｉ（、ｈ１’＋ｔｙｚ公孟ちラムｌ悦朝
ぐｂコ第５の 他己本引４ ＰＳＧ頒１３１２ 遥瓜庁市を漂つも−１ 第７図 ／ ｋｒ：翠、定
１つの望覚べ利の吃愛あ廼云ヤ艶すちプｂロ第６図 キン（−］弧Ａ慢月の劣ヤ寸５−名う−１−３Ｙでコノ
こ０８戸を、き、髪ロブリず巳Ｕつ第８図
ンネルＭＯＳトランジスタを形成する場合のｌｌ！造方
法を説明するための断面図である。 第７図は本発明の実施例に係るレーザ光難透過性膜付近
にレーザ光を照射したときのシリコン層の温度分布を示
す図である。 第８図は結晶粒界が生じているシリコン層にＭＯＳ）ラ
ンジスタを形成した場合の従来例の問題点を説明するた
めのパターン図である。 ５・・・シリコン基板（半導体基板） ６・・・シリコン酸化膜（絶縁膜） ７・・・多結晶又は算品質のシリコン層８・・・空化膜
／シリコン酸化膜（反射防止膜）９・・・多結晶シリコ
ン層（レーザ光難透過性膜）ＩＯ・・・不純物領域（ソ
ース舎ドレイン）ｔ １１・・・ゲート酸化膜（ゲート用絶縁膜）１２・・・
ゲート電極 １３・・・ＰＳＧ膜 １４・・・配線 イ６鐙つ訃宝免缶１）のにシム１も先組ざｂぢＤ第４図 未発卯の窄τ（ｉ（、ｈ１’＋ｔｙｚ公孟ちラムｌ悦朝
ぐｂコ第５の 他己本引４ ＰＳＧ頒１３１２ 遥瓜庁市を漂つも−１ 第７図 ／ ｋｒ：翠、定
１つの望覚べ利の吃愛あ廼云ヤ艶すちプｂロ第６図 キン（−］弧Ａ慢月の劣ヤ寸５−名う−１−３Ｙでコノ
こ０８戸を、き、髪ロブリず巳Ｕつ第８図
Claims (1)
- 【特許請求の範囲】 半導体基板をの絶縁物上に多結晶又は非晶質のシリコン
層を形成する第１の工程と、 第１の工程後、前記シリコン層にレーザ光反射防止膜を
被着する第２の工程と、 第２の工程の後、形成すべきＦＥＴのチャンネル領域に
対応する形状のレーザ光難透過性膜を前記反射防止膜の
上に被着する第３の工程と、第３の工程の後、前記レー
ザ光難透過性膜の上方からレーザ光を照射し、再結晶化
により前記多結晶又は非晶質のシリコン層を単結晶化す
る第４の工程と、 第４の工程の後、前記レーザ光難透過性膜をマスクとし
て、前記再結晶化したシリコン層にソース・ドレインと
しての不純物領域を形成する第５の工程と、 第５の工程の後、前記レーザ光難透過性膜および反射防
止膜の除去の後ゲート用絶縁膜を形成する第６の工程と
、 第６の工程の後、前記ゲート用絶縁膜の上にゲート電極
を形成する第７の工程とを含むことを特徴とするＳＯＩ
（ＳｉｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ）にＦＥＴ（
ＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｅｒ）を形成
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17643085A JPS6236855A (ja) | 1985-08-10 | 1985-08-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17643085A JPS6236855A (ja) | 1985-08-10 | 1985-08-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6236855A true JPS6236855A (ja) | 1987-02-17 |
Family
ID=16013563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17643085A Pending JPS6236855A (ja) | 1985-08-10 | 1985-08-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6236855A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58119858A (ja) * | 1982-01-13 | 1983-07-16 | 東洋紡績株式会社 | 多層プラスチツク構造物及びその製造法 |
| US5705413A (en) * | 1995-10-12 | 1998-01-06 | U.S. Philips Corporation | Method of manufacturing an electronic device using thermally stable mask |
-
1985
- 1985-08-10 JP JP17643085A patent/JPS6236855A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58119858A (ja) * | 1982-01-13 | 1983-07-16 | 東洋紡績株式会社 | 多層プラスチツク構造物及びその製造法 |
| US5705413A (en) * | 1995-10-12 | 1998-01-06 | U.S. Philips Corporation | Method of manufacturing an electronic device using thermally stable mask |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5877513A (en) | Semiconductor integrated circuit | |
| US5512494A (en) | Method for manufacturing a thin film transistor having a forward staggered structure | |
| US5705413A (en) | Method of manufacturing an electronic device using thermally stable mask | |
| US6258638B1 (en) | Method of manufacturing thin film transistor | |
| US4700458A (en) | Method of manufacture thin film transistor | |
| JPH05198739A (ja) | 積層型半導体装置およびその製造方法 | |
| US6670230B2 (en) | CMOS process for double vertical channel thin film transistor | |
| US7560341B2 (en) | Semiconductor device and manufacturing method therefor | |
| JPH11514152A (ja) | 薄膜トランジスタを具える電子デバイスの製造方法 | |
| US5409857A (en) | Process for production of an integrated circuit | |
| US5264721A (en) | Insulated-gate FET on an SOI-structure | |
| JPH0590587A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| US7271041B2 (en) | Method for manufacturing thin film transistor | |
| JPH0438141B2 (ja) | ||
| JPS6236855A (ja) | 半導体装置の製造方法 | |
| JPH0438140B2 (ja) | ||
| JPH065852A (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| JPH05160151A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04233758A (ja) | 半導体装置とその製造方法 | |
| JPH02194561A (ja) | 薄膜半導体装置とその製造方法 | |
| JPS597231B2 (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JPH09326495A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3431353B2 (ja) | 半導体装置およびその製造方法 | |
| JP3293568B2 (ja) | 薄膜トランジスタ | |
| US5834342A (en) | Self-aligned silicidation of TFT source-drain region |