JPS6237937A - シリコン基板上への薄い酸化膜の形成方法 - Google Patents
シリコン基板上への薄い酸化膜の形成方法Info
- Publication number
- JPS6237937A JPS6237937A JP61183283A JP18328386A JPS6237937A JP S6237937 A JPS6237937 A JP S6237937A JP 61183283 A JP61183283 A JP 61183283A JP 18328386 A JP18328386 A JP 18328386A JP S6237937 A JPS6237937 A JP S6237937A
- Authority
- JP
- Japan
- Prior art keywords
- oxidation
- atmosphere
- oxide film
- thin oxide
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6302—Non-deposition formation processes
- H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
- H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
- H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
- H10P14/6309—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors of silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6302—Non-deposition formation processes
- H10P14/6322—Formation by thermal treatments
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、特にＶＬＳＩ（ｖｅｒｙ ｌａｒｇｅ ｓｃ
ａｌｅｉｎｔｅｇｒａｔｉｏｎ−超大規模集積回路）技
術において半導体集積回路を製作するために使用される
ような、チョクラルスキー法（回転引上性、または串に
引上法とも称される）によって製造されたシリコン基板
上に、８００℃と９００℃との間の範囲に多数の温度サ
イクルを有する酸化工程およびアニール工程によって、
薄い酸化膜を形成する方法に関する。
ａｌｅｉｎｔｅｇｒａｔｉｏｎ−超大規模集積回路）技
術において半導体集積回路を製作するために使用される
ような、チョクラルスキー法（回転引上性、または串に
引上法とも称される）によって製造されたシリコン基板
上に、８００℃と９００℃との間の範囲に多数の温度サ
イクルを有する酸化工程およびアニール工程によって、
薄い酸化膜を形成する方法に関する。
ゾーンメルティング法（帯域溶融法）によって製造され
たシリコン基礎材料からチョクラルスキー法によって製
造されたシリコン基礎材料へ変更して、塩化水素ガスが
混合されるかまたは混合されない乾燥酸化雰囲気中で９
００℃の標準酸化を使用すると、このようにして製造さ
れた薄い酸化１１！（７〜５０ｎｍ）はブレークダウン
特性が著しく悪化する。特に、平均的な場の強さの際に
早期ブレークダウンおよび欠陥条件付きブレークタウン
の割合が制くなる。同様に、使用条件下にて長時間負荷
を模擬的に印加されるストレス試験の合格率は、ゾーン
メルティング法によって製造されたシリコン基礎材料上
に標準条件にて作られた薄い酸化膜よりも、チョクラル
スキー法によって製造されたシリコン基礎材料上に標準
条件にて作られた薄い酸化膜の方が著しく少ない。
たシリコン基礎材料からチョクラルスキー法によって製
造されたシリコン基礎材料へ変更して、塩化水素ガスが
混合されるかまたは混合されない乾燥酸化雰囲気中で９
００℃の標準酸化を使用すると、このようにして製造さ
れた薄い酸化１１！（７〜５０ｎｍ）はブレークダウン
特性が著しく悪化する。特に、平均的な場の強さの際に
早期ブレークダウンおよび欠陥条件付きブレークタウン
の割合が制くなる。同様に、使用条件下にて長時間負荷
を模擬的に印加されるストレス試験の合格率は、ゾーン
メルティング法によって製造されたシリコン基礎材料上
に標準条件にて作られた薄い酸化膜よりも、チョクラル
スキー法によって製造されたシリコン基礎材料上に標準
条件にて作られた薄い酸化膜の方が著しく少ない。
しかしながら、高集積メモリおよび他のＶＬ８１モジユ
ールを開発する際には、非常に良好なブレークタウン特
性を有する非常に薄い酸化膜は素子機能の必要条件であ
る。
ールを開発する際には、非常に良好なブレークタウン特
性を有する非常に薄い酸化膜は素子機能の必要条件であ
る。
合理的な理由から大きな直径の結晶板が製作上使用され
なければならないが、この大直径結晶板はゾーンメルテ
ィング法によっては製造することができないので、半導
体集積回路の出発材料はチョクラルスキー法によって製
造されたシリコンに変更されなければならない。
なければならないが、この大直径結晶板はゾーンメルテ
ィング法によっては製造することができないので、半導
体集積回路の出発材料はチョクラルスキー法によって製
造されたシリコンに変更されなければならない。
そこで本発明は、チョクラルスキー法によって製造され
たシリコン結晶板を基板として使用して、ブレークダウ
ン特性に関してＶＬ８Ｉ技術における必要条件を満たす
ような薄い酸化膜を形成する方法を提供することを目的
とする。
たシリコン結晶板を基板として使用して、ブレークダウ
ン特性に関してＶＬ８Ｉ技術における必要条件を満たす
ような薄い酸化膜を形成する方法を提供することを目的
とする。
ところで、「エレクトロケミカル・ソサイエテイ・プロ
シーディングＪ （Ｅｌｅｃｔｒｏａｈｅｍ、 ８ｏｃ
。
シーディングＪ （Ｅｌｅｃｔｒｏａｈｅｍ、 ８ｏｃ
。
ｐｒｏｃ、 ） 第８５−５巻、第４２９頁へ第４
３５頁、特（Ｊ％４３２貞および第４３３頁の「ＶＬ８
Ｉ科学及び技術」に関するＰｒｏｃ、 ３ｒｄ、 Ｉｎ
ｔ、 ８）＋ｎｐ。
３５頁、特（Ｊ％４３２貞および第４３３頁の「ＶＬ８
Ｉ科学及び技術」に関するＰｒｏｃ、 ３ｒｄ、 Ｉｎ
ｔ、 ８）＋ｎｐ。
によるチオウ（Ｃｈｉｏｕ １ 氏およびシャイブ（
８ｈｉｖｅ ） 氏の報告書により、薄い酸化膜の品
質な改善するために、パターンが形成されていないシリ
コン結晶板に、多数の高温度サイクル（表面侵食ゾーン
プロセス）を含む前処理工程を実施することが知られて
いる。
８ｈｉｖｅ ） 氏の報告書により、薄い酸化膜の品
質な改善するために、パターンが形成されていないシリ
コン結晶板に、多数の高温度サイクル（表面侵食ゾーン
プロセス）を含む前処理工程を実施することが知られて
いる。
この工程は非常に時間がかかり（２４時間）しかも非常
に不安定であり、そして合格率改善に関しては所望の成
果をあげていない。
に不安定であり、そして合格率改善に関しては所望の成
果をあげていない。
半導体技術においては、同様に薄い酸化膜の品質を改善
するために、種々の洗浄および膜除去方法が知られてい
る。しかしながら、これらの方法は、高い膜除去および
商い温度負荷のために、ＶＬＳＩ全工程内では実施する
ことができず、前処理工程として全工程の開始前に実施
したのでは、酸化物品質を著しく改善することはできな
い。
するために、種々の洗浄および膜除去方法が知られてい
る。しかしながら、これらの方法は、高い膜除去および
商い温度負荷のために、ＶＬＳＩ全工程内では実施する
ことができず、前処理工程として全工程の開始前に実施
したのでは、酸化物品質を著しく改善することはできな
い。
前述した目的を達成するために、本発明は、冒頭で述べ
た種類の薄い酸化膜の形成方法において、酸化工程およ
びアニール工程が次の２段階、ａ） 湿性雰囲気中で
の８００℃による酸化段階、ｂ） 不活性ガス雰囲気中
での最低９００℃によるアニール段階、 にて実施されることを特徴とする。
た種類の薄い酸化膜の形成方法において、酸化工程およ
びアニール工程が次の２段階、ａ） 湿性雰囲気中で
の８００℃による酸化段階、ｂ） 不活性ガス雰囲気中
での最低９００℃によるアニール段階、 にて実施されることを特徴とする。
不発明の一つの実施態様によれば、酸化段階の際の湿性
雰囲気は０． ：Ｈ，＋ｍ４．５ ： ｌの比の０、
−Ｈ，混合ガスによって作られ、酸化時間は膜厚に関係
して最低１５分に設定される。
雰囲気は０． ：Ｈ，＋ｍ４．５ ： ｌの比の０、
−Ｈ，混合ガスによって作られ、酸化時間は膜厚に関係
して最低１５分に設定される。
本発明の他の実施態様によれば、アニール段階の際には
不活性ガスとして窒素ガスまたは希ガスが使用され、ア
ニール時間は最低１０分に設定される。
不活性ガスとして窒素ガスまたは希ガスが使用され、ア
ニール時間は最低１０分に設定される。
本発明のさらに他の実施態様によれば、酸化段階に入る
前に、８００℃の酸素−塩化水素雰囲気中で行われる１
０分間の処理と、その後に続いて窒素または希ガス雰囲
気中で行われる２０分間の処理とが実施される。
前に、８００℃の酸素−塩化水素雰囲気中で行われる１
０分間の処理と、その後に続いて窒素または希ガス雰囲
気中で行われる２０分間の処理とが実施される。
本発明の異なる実施態様によれば、基板はアニール段階
の前後においては最低１０〜３０分８００℃にて窒素雰
囲気中に保持される。
の前後においては最低１０〜３０分８００℃にて窒素雰
囲気中に保持される。
次に本発明の実施例を図面に基づいて詳細に説明する。
図には、不発明によるウェット酸化とそれに続くアニー
ルとを７つの工程ステップで実施する際の８００℃と９
００℃との間の温度が示されている。その場合に、水平
方向に記載されて、次のパラメータを有する工程ステッ
プＩ−Ｖｌｌが実施される。
ルとを７つの工程ステップで実施する際の８００℃と９
００℃との間の温度が示されている。その場合に、水平
方向に記載されて、次のパラメータを有する工程ステッ
プＩ−Ｖｌｌが実施される。
■ ８００℃にて１０分間０！−ＨＣｌ混合ガス（Ｉ
０ａｌｔｒ、、ｍｉｎ Ｏ，（−１分当りの標準リット
ル（５ｔａｎｄａｒｄ Ｌｉｔｅｒ ｌ および４００
６ｃＪ ／ｍｉｎ ＨＣＩ ）中で酸化管を洗浄する
。
０ａｌｔｒ、、ｍｉｎ Ｏ，（−１分当りの標準リット
ル（５ｔａｎｄａｒｄ Ｌｉｔｅｒ ｌ および４００
６ｃＪ ／ｍｉｎ ＨＣＩ ）中で酸化管を洗浄する
。
１ ８００℃にて２０分間窒素雰囲気（Ｉ０ｍｌｔｒ
／ｒｎｉｎ）の酸化帯域中へ基板を入れる。
／ｒｎｉｎ）の酸化帯域中へ基板を入れる。
＊ ８．７ｎｍの酸化膜厚のため（：１５分間８０
０℃の０．−Ｈ，混合ガスｌ ９５ｌｔｒ／ｌｒ＋ｉｎ
Ｏ。
０℃の０．−Ｈ，混合ガスｌ ９５ｌｔｒ／ｌｒ＋ｉｎ
Ｏ。
および２５ｌｔｒ／ｒｎｉｎ ｎ、 ）中でウェット酸
化を行う。
化を行う。
■ １０分かけて窒素またはアルゴン雰囲気（Ｉ０５
ｌｔｒ／ｍｉｎ ）中にて９００℃へ温度上昇（直線上
昇）させる。
ｌｔｒ／ｍｉｎ ）中にて９００℃へ温度上昇（直線上
昇）させる。
Ｖ １５分間窒素またはアルゴン雰囲気（Ｉ０ｓｔ
ｌｒ／ｍ１ｎ）中にて９００℃でアニールＹ行Ｖ１ ３
０分かけて窒素またはアルゴン雰囲気（Ｉ０ａｌｔｒ／
ｍｉｎ ）中にてａＯＯ℃へ温度降下（直線降下）させ
る。
ｌｒ／ｍ１ｎ）中にて９００℃でアニールＹ行Ｖ１ ３
０分かけて窒素またはアルゴン雰囲気（Ｉ０ａｌｔｒ／
ｍｉｎ ）中にてａＯＯ℃へ温度降下（直線降下）させ
る。
■ ２０分たってから８００℃の窒素雰囲気（Ｉ０ａ
ｌｔｒ／ｍｉｎ ）のアニール帯域から基板を引き出す
。
ｌｔｒ／ｍｉｎ ）のアニール帯域から基板を引き出す
。
し発明の効果〕
チョクラルスキー圧によって製造されたシリコン上にこ
のようにして形成された薄い酸化膜は、ポリシリコン電
極（ｄ−３００ｎｍ、燐ドーピング）が設けられ、転線
雰囲気中１：て９００℃で行われる公知の酸化１稈に比
べて、電流負荷テストの際にはブレークダウン特性が著
しく改善された。
のようにして形成された薄い酸化膜は、ポリシリコン電
極（ｄ−３００ｎｍ、燐ドーピング）が設けられ、転線
雰囲気中１：て９００℃で行われる公知の酸化１稈に比
べて、電流負荷テストの際にはブレークダウン特性が著
しく改善された。
チョクラルスキー法によって製造された材料上に薄い酸
化膜を形成するための本発明による２段階式酸化工程を
使用することにより、ブレークダウン特性に関しては、
ゾーンメルティング法によって製造された材料上に薄い
酸化膜な形成するための公知のドライ酸化と同じ位置灯
な結果が得られた。比較試験は同一のコンデンサ表面上
で実施された。ゾーンメルティング法によって製造され
た材料における標準酸化工程は９００℃で０．：Ａｒ−
１：４の酸素−アルゴン混合ガスに４％ＭＣＩ が含
まれた酸素−アルゴン雰囲気中にて実施された。ドライ
酸化物の膜厚は１２．４ｎｍである。
化膜を形成するための本発明による２段階式酸化工程を
使用することにより、ブレークダウン特性に関しては、
ゾーンメルティング法によって製造された材料上に薄い
酸化膜な形成するための公知のドライ酸化と同じ位置灯
な結果が得られた。比較試験は同一のコンデンサ表面上
で実施された。ゾーンメルティング法によって製造され
た材料における標準酸化工程は９００℃で０．：Ａｒ−
１：４の酸素−アルゴン混合ガスに４％ＭＣＩ が含
まれた酸素−アルゴン雰囲気中にて実施された。ドライ
酸化物の膜厚は１２．４ｎｍである。
本発明による方法は、８００℃で酸素−水素雰囲気中に
てウェット酸化によって実施され、それに続いて９００
℃で窒素中にてアニールが実施された。ウェット酸化物
の膜厚はＢ、 ７ ｎｍである。
てウェット酸化によって実施され、それに続いて９００
℃で窒素中にてアニールが実施された。ウェット酸化物
の膜厚はＢ、 ７ ｎｍである。
図は本発明による薄い酸化膜の形成方法４二おいて実施
される工程ステップについて説明するための概略説明図
である。
される工程ステップについて説明するための概略説明図
である。
Claims (1)
- 【特許請求の範囲】 １）チョクラルスキー法によつて製造されたシリコン基
板上に８００℃と９００℃との間の範囲に多数の温度サ
イクルを有する酸化工程およびアニール工程によつて薄
い酸化膜を形成する方法において、前記酸化工程および
アニール工程が次の２段階、すなわち ａ）湿性雰囲気中での８００℃による酸化段階（III）
、 ｂ）不活性ガス雰囲気中での最低９００℃によるアニー
ル段階（IV−Ｖ） にて実施されること特徴とするシリコン基 板上への薄い酸化膜の形成方法。 ２）前記酸化段階（III）の際の湿性雰囲気はＯ＿２：
Ｈ＿２＝４．５：１の比のＯ＿２−Ｈ＿２混合ガスによ
つて作られ、酸化時間は膜厚に関係して最低１５分に設
定されることを特徴とする特許請求の範囲第１項記載の
方法。 ３）前記アニール階段（Ｖ）の際には不活性ガスとして
窒素ガスまたは希ガスが使用され、アニール時間は最低
１０分に設定されることを特徴とする特許請求の範囲第
１項または第２項記載の方法。 ４）前記酸化段階（IV）に入る前に、８００℃の酸素−
塩化水素雰囲気中で行われる１０分間の処理（ I ）と
、その後に続いて窒素または希ガス雰囲気中で行われる
２０分間の処理（II）とが実施されることを特徴とする
特許請求の範囲第１項ないし第３項のいずれか１項に記
載の方法。 ５）基板は前記アニール段階（IV）の前および９００℃
で行われるアニール段階（Ｖ）の後は最低１０〜３０分
８００℃にて窒素雰囲気中に保持されることを特徴とす
る特許請求の範囲第１項ないし第４項のいずれか１項に
記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3528712 | 1985-08-09 | ||
| DE3528712.8 | 1985-08-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6237937A true JPS6237937A (ja) | 1987-02-18 |
Family
ID=6278189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61183283A Pending JPS6237937A (ja) | 1985-08-09 | 1986-08-04 | シリコン基板上への薄い酸化膜の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0214421A1 (ja) |
| JP (1) | JPS6237937A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63313824A (ja) * | 1987-06-16 | 1988-12-21 | Seiko Instr & Electronics Ltd | シリコン酸化膜の形成方法 |
| JPH02933U (ja) * | 1988-06-15 | 1990-01-08 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5506178A (en) * | 1992-12-25 | 1996-04-09 | Sony Corporation | Process for forming gate silicon oxide film for MOS transistors |
| JP3542189B2 (ja) | 1995-03-08 | 2004-07-14 | 株式会社ルネサステクノロジ | 半導体装置の製造方法及び半導体装置 |
| US6436846B1 (en) * | 1998-09-03 | 2002-08-20 | Siemens Aktiengesellscharft | Combined preanneal/oxidation step using rapid thermal processing |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4214919A (en) * | 1978-12-28 | 1980-07-29 | Burroughs Corporation | Technique of growing thin silicon oxide films utilizing argon in the contact gas |
| DE3206376A1 (de) * | 1982-02-22 | 1983-09-01 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur herstellung von siliziumoxidschichten |
| US4584205A (en) * | 1984-07-02 | 1986-04-22 | Signetics Corporation | Method for growing an oxide layer on a silicon surface |
-
1986
- 1986-07-22 EP EP86110075A patent/EP0214421A1/de not_active Ceased
- 1986-08-04 JP JP61183283A patent/JPS6237937A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63313824A (ja) * | 1987-06-16 | 1988-12-21 | Seiko Instr & Electronics Ltd | シリコン酸化膜の形成方法 |
| JPH02933U (ja) * | 1988-06-15 | 1990-01-08 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0214421A1 (de) | 1987-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4214919A (en) | Technique of growing thin silicon oxide films utilizing argon in the contact gas | |
| KR940004800A (ko) | 반도체메모리장치 및 그 제조 방법 | |
| JPS58156523A (ja) | 酸化シリコン層の形成方法 | |
| KR960002883A (ko) | 반도체장치 및 그 제조방법 | |
| KR0159420B1 (ko) | 반도체 기판의 제조방법 | |
| Evwaraye | Annealing of irradiation‐induced defects in arsenic‐doped silicon | |
| JPH01179710A (ja) | 絶縁薄膜の製造方法 | |
| JPS6237937A (ja) | シリコン基板上への薄い酸化膜の形成方法 | |
| JPH0218934A (ja) | 半導体装置の製造方法 | |
| JP2000286258A (ja) | 半導体デバイスの製造方法、ｍｏｓデバイス、半導体製造装置 | |
| US3657007A (en) | Method for producing an insulating layer on the surface of a semiconductor crystal | |
| JPH04158514A (ja) | 半導体基板への不純物拡散方法 | |
| JP3292545B2 (ja) | 半導体基板の熱処理方法 | |
| JPS59202640A (ja) | 半導体ウエハの処理方法 | |
| CN108198909B (zh) | 一种硅片处理方法以及太阳电池制作方法 | |
| JPS61230329A (ja) | 半導体表面への酸化物薄膜の形成方法 | |
| JP2579680B2 (ja) | シリコンウェハの熱処理方法 | |
| JPH0794735A (ja) | Ｍｏｓ構造 | |
| JPH02141462A (ja) | 高磁化率超電導セラミックの製造方法 | |
| JP3243915B2 (ja) | Ｃｖｄ酸化膜の界面酸化方法 | |
| JPS6292329A (ja) | 絶縁膜形成方法 | |
| KR20010065623A (ko) | 웨이퍼 제조방법 | |
| KR950002170B1 (ko) | 다공질실리콘의 균질성개선방법 | |
| KR0170242B1 (ko) | 열산화막 형성방법 | |
| JPH0316215A (ja) | シリコン熱酸化膜の形成方法 |