JPH0218934A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0218934A JPH0218934A JP63169407A JP16940788A JPH0218934A JP H0218934 A JPH0218934 A JP H0218934A JP 63169407 A JP63169407 A JP 63169407A JP 16940788 A JP16940788 A JP 16940788A JP H0218934 A JPH0218934 A JP H0218934A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- oxide film
- nitrided oxide
- film
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、微細な電界効果型（以下、ＭＯＳ型と略す）
半導体装置における高品質の絶縁膜の形成方法に関する
ものである。
半導体装置における高品質の絶縁膜の形成方法に関する
ものである。
従来の技術
従来、半導体基板上に形成された熱酸化膜及び窒化酸化
膜がＭＯ８型半導体装置のゲート酸化膜及びＥＥＰＲＯ
Ｍ半導体装置のトンネル酸化膜として用いられていた。
膜がＭＯ８型半導体装置のゲート酸化膜及びＥＥＰＲＯ
Ｍ半導体装置のトンネル酸化膜として用いられていた。
発明が解決しようとする課題
微細なＭＯ８型半導体装置において、ホットキャリアに
より誘起されるフラットバンド電圧シフト及び界面準位
密度の増゛加による電気的特性の劣化が大きな問題であ
る。また、Ｅ Ｅ Ｐ ＲＯＭ半導体装置においても、
絶縁膜に電子または正こうを注入する書換え動作にとも
なう、フラットバンド電圧シフト及び界面準位密度の増
加量が大きいことが問題である。従来の熱酸化膜は、特
に、絶縁膜にホットキャリアを注入することにより誘起
される界面準位密度の増加量が大きいことが問題であっ
た。この界面準位密度の増加量を抑えるなどの目的から
、熱酸化膜の代わりに窒化酸化膜を用いることも一部の
研究者の間では検討されてはいるが、現時点では充分実
用に耐えうるちのではない。
より誘起されるフラットバンド電圧シフト及び界面準位
密度の増゛加による電気的特性の劣化が大きな問題であ
る。また、Ｅ Ｅ Ｐ ＲＯＭ半導体装置においても、
絶縁膜に電子または正こうを注入する書換え動作にとも
なう、フラットバンド電圧シフト及び界面準位密度の増
加量が大きいことが問題である。従来の熱酸化膜は、特
に、絶縁膜にホットキャリアを注入することにより誘起
される界面準位密度の増加量が大きいことが問題であっ
た。この界面準位密度の増加量を抑えるなどの目的から
、熱酸化膜の代わりに窒化酸化膜を用いることも一部の
研究者の間では検討されてはいるが、現時点では充分実
用に耐えうるちのではない。
そこで、本発明は、かかる問題点に鑑みてなされたもの
で、このホットキャリアの注入によるフラットバンド電
圧シフト及び界面準位密度の増加の本質的な原因を探究
し、新しいアプローチにより、より安定でサブミクロン
ＭＯ８のゲート絶縁膜等に応用可能な絶縁膜の製造方法
を提供することを目的としている。
で、このホットキャリアの注入によるフラットバンド電
圧シフト及び界面準位密度の増加の本質的な原因を探究
し、新しいアプローチにより、より安定でサブミクロン
ＭＯ８のゲート絶縁膜等に応用可能な絶縁膜の製造方法
を提供することを目的としている。
課題を解決するための手段
本発明は、半導体基板上に形成された熱酸化膜を、窒化
性ガス雰囲気中で放射加熱による急速加熱を用いて窒化
処理し窒化酸化膜を形成した後、不活性雰囲気中で放射
加熱による急速加熱を用いて再熱処理することを特徴と
する半導体装置の製造方法である。
性ガス雰囲気中で放射加熱による急速加熱を用いて窒化
処理し窒化酸化膜を形成した後、不活性雰囲気中で放射
加熱による急速加熱を用いて再熱処理することを特徴と
する半導体装置の製造方法である。
作 用
本発明は上記した短詩加熱炉を用いて、水素含有量の低
い、捕獲電荷密度の少ない再加熱室窒化酸化膜を短詩に
形成できる。また、半導体基板中に形成した不純物の再
分布を抑制することができる。
い、捕獲電荷密度の少ない再加熱室窒化酸化膜を短詩に
形成できる。また、半導体基板中に形成した不純物の再
分布を抑制することができる。
実施例
第１図に本発明の一実施例にかかる半導体装置の製造方
法を示す。半導体基板１上に熱酸化膜２を形成する。そ
の後、短詩加熱炉用いてアンモニア雰囲気中で短詩加熱
炉を用いて放射加熱により急速加熱することで、窒化酸
化膜３を形成する。
法を示す。半導体基板１上に熱酸化膜２を形成する。そ
の後、短詩加熱炉用いてアンモニア雰囲気中で短詩加熱
炉を用いて放射加熱により急速加熱することで、窒化酸
化膜３を形成する。
その後、窒素雰囲気中で短詩加熱炉を用いて短詩加熱す
ることで、再加熱窒化酸化膜４を形成する。
ることで、再加熱窒化酸化膜４を形成する。
まず、一般に、窒化処理をおこなった窒化酸化膜、及び
その後窒素雰囲気中で短詩加熱を行った再酸化窒化酸化
膜の絶縁膜系における、ホットキャリアの注入によるフ
ラットバンド電圧シフト及び界面準位密度の増加の本質
的な原因を探究した結果について述べる。実験に用いた
絶縁膜の厚さは、約８ｎｍである。
その後窒素雰囲気中で短詩加熱を行った再酸化窒化酸化
膜の絶縁膜系における、ホットキャリアの注入によるフ
ラットバンド電圧シフト及び界面準位密度の増加の本質
的な原因を探究した結果について述べる。実験に用いた
絶縁膜の厚さは、約８ｎｍである。
第２図にＡ ｕｇｅｒ分光法により評価した窒化酸化膜
中の窒素プロファイルを、９５０℃、１０５０℃、及び
１１５０℃の各温度で１２０秒の窒化処理した窒化酸化
膜について示す。窒化酸化膜では、表面付近および絶縁
ＩＩ！／半導体基板界面付近に窒化酸化層が形成されて
おり、その窒素濃度は窒化温度が高くなるにつれて増加
する。このような半導体基板界面付近に形成された窒化
酸化層は、絶縁膜に電子を注入した時に誘起される界面
準位の低減に効果があると考えられる。
中の窒素プロファイルを、９５０℃、１０５０℃、及び
１１５０℃の各温度で１２０秒の窒化処理した窒化酸化
膜について示す。窒化酸化膜では、表面付近および絶縁
ＩＩ！／半導体基板界面付近に窒化酸化層が形成されて
おり、その窒素濃度は窒化温度が高くなるにつれて増加
する。このような半導体基板界面付近に形成された窒化
酸化層は、絶縁膜に電子を注入した時に誘起される界面
準位の低減に効果があると考えられる。
第３図にＡ ｕｇｅｒ分光法により評価した絶縁膜中の
窒素および酸素プロファイルを、９５０℃で６０秒の短
時間窒化処理した窒化酸化膜（Ｎｏ） 、及びその窒化
酸化膜を種々の再酸化温度で６０秒の短時間再酸化処理
した再酸化膜について示す。窒化酸化膜（ＮＯ）では、
表面付近および絶縁膜／半導体基板界面付近に５ａｔ％
程度の窒化酸化層が形成されている。再酸化温度が高く
なるにつれて、表面付近の窒素の量は減少するのに対し
て、絶縁膜／半導体基板界面付近の窒素プロファイルは
殆ど変化せず、再酸化処理に行っても絶縁膜／半導体基
板界面付近の窒素は安定であることがわかる。一方、酸
素プロファイルから、特に１１５０℃の再酸化処理によ
り、絶縁膜／半導体基板界面付近に新たな酸化層が形成
され、絶縁膜／半導体基板界面が半導体基板上へ移動し
ていることがわかる。
窒素および酸素プロファイルを、９５０℃で６０秒の短
時間窒化処理した窒化酸化膜（Ｎｏ） 、及びその窒化
酸化膜を種々の再酸化温度で６０秒の短時間再酸化処理
した再酸化膜について示す。窒化酸化膜（ＮＯ）では、
表面付近および絶縁膜／半導体基板界面付近に５ａｔ％
程度の窒化酸化層が形成されている。再酸化温度が高く
なるにつれて、表面付近の窒素の量は減少するのに対し
て、絶縁膜／半導体基板界面付近の窒素プロファイルは
殆ど変化せず、再酸化処理に行っても絶縁膜／半導体基
板界面付近の窒素は安定であることがわかる。一方、酸
素プロファイルから、特に１１５０℃の再酸化処理によ
り、絶縁膜／半導体基板界面付近に新たな酸化層が形成
され、絶縁膜／半導体基板界面が半導体基板上へ移動し
ていることがわかる。
一方、第４図にＳＩＭＳにより評価した窒化酸化膜中の
水素プロファイルを、９５０℃及び１１５０℃の各温度
で６０秒の窒化処理した窒化酸化膜、及び熱酸化膜につ
いて示す。窒化温度が高くなるにつれて、その窒化酸化
膜中の水素濃度は著しく増加することがわかる。このよ
うに、窒化処理によって絶縁膜中に多量の水素が入り込
み、これにより電子の捕獲電荷密度が増大するという問
題が生ずる。
水素プロファイルを、９５０℃及び１１５０℃の各温度
で６０秒の窒化処理した窒化酸化膜、及び熱酸化膜につ
いて示す。窒化温度が高くなるにつれて、その窒化酸化
膜中の水素濃度は著しく増加することがわかる。このよ
うに、窒化処理によって絶縁膜中に多量の水素が入り込
み、これにより電子の捕獲電荷密度が増大するという問
題が生ずる。
第５図にＳＩＭＳにより評価した絶縁膜中の水素プロフ
ァイルを、９５０℃で６０秒の窒化処理した窒化酸化膜
（Ｎｏ） 、及びそのＮｏを、９５０℃、１０５０℃、
及び１１５０℃の各温度で６０秒の再酸化処理した再酸
化膜について示す。再酸化処理が進むにつれて、絶縁膜
中の水素濃度は著しく減少し、やがて熱酸化膜と同程度
あるいはそれ以下にまで低くなることがわかる。このよ
うに、再酸化処理は絶縁膜中の水素濃度の低減に非常な
効果がある。
ァイルを、９５０℃で６０秒の窒化処理した窒化酸化膜
（Ｎｏ） 、及びそのＮｏを、９５０℃、１０５０℃、
及び１１５０℃の各温度で６０秒の再酸化処理した再酸
化膜について示す。再酸化処理が進むにつれて、絶縁膜
中の水素濃度は著しく減少し、やがて熱酸化膜と同程度
あるいはそれ以下にまで低くなることがわかる。このよ
うに、再酸化処理は絶縁膜中の水素濃度の低減に非常な
効果がある。
次に、ホットキャリアの注入によるフラットバンド電圧
シフト及び界面準位密度の増加を調べるため、絶縁膜に
１０−Ａ／ｃｄのトンネル電流を印加する定電流ストレ
ス法を用いた。この定電流ステレス法による評価とは、
一定の時間、定電流ストレスを絶縁膜に印加して誘起さ
れた界面準位密度の増加量及びフラットバンド電圧シフ
トをＭＯＳキャパシタのＣ−■特性から評価するもので
ある。
シフト及び界面準位密度の増加を調べるため、絶縁膜に
１０−Ａ／ｃｄのトンネル電流を印加する定電流ストレ
ス法を用いた。この定電流ステレス法による評価とは、
一定の時間、定電流ストレスを絶縁膜に印加して誘起さ
れた界面準位密度の増加量及びフラットバンド電圧シフ
トをＭＯＳキャパシタのＣ−■特性から評価するもので
ある。
第６図に種々の酸化膜、窒化酸化膜及び再酸化膜におけ
る０、１クーロン／ｄの電子を絶縁膜に注入した時のフ
ラットバンド電圧シフトをＳＩＭＳにより評価した絶縁
膜中の水素含有量に対してプロットした。酸化膜の場合
、著しい界面準位発生のため、負方向のフラットバンド
電圧シフトがみられる。また、窒化酸化膜中の水素含有
量はかなり大きく、その為、それにより増加した電子の
捕獲電荷密度により、正方向のフラットバンド電圧シフ
トは大きい。一方、再酸化が進むに伴い、フラットバン
ド電圧シフトは小さくなることがわかる。言い換えれば
、窒化処理中に多量に取り込まれた水素は再酸化処理を
するにつれ減少し、これに比例してフラットバンド電圧
シフトは小さ（なり、さらに、第２図に示される窒化酸
化膜／半導体基板界面付近に窒化酸化層が形成されてい
ることによる界面準位発生の抑制効果が加わり、熱酸化
膜に較べて再酸化膜の界面準位密度の増加量及びフラッ
トバンド電圧シフトが低減すると考えられる。このよう
に窒化酸化膜を再酸化することは、窒化酸化膜に導入さ
れた水素を除去し、界面準位密度の増加量及びフラット
バンド電圧シフトを低減するのに、非常な効果があるこ
とがわかる。
る０、１クーロン／ｄの電子を絶縁膜に注入した時のフ
ラットバンド電圧シフトをＳＩＭＳにより評価した絶縁
膜中の水素含有量に対してプロットした。酸化膜の場合
、著しい界面準位発生のため、負方向のフラットバンド
電圧シフトがみられる。また、窒化酸化膜中の水素含有
量はかなり大きく、その為、それにより増加した電子の
捕獲電荷密度により、正方向のフラットバンド電圧シフ
トは大きい。一方、再酸化が進むに伴い、フラットバン
ド電圧シフトは小さくなることがわかる。言い換えれば
、窒化処理中に多量に取り込まれた水素は再酸化処理を
するにつれ減少し、これに比例してフラットバンド電圧
シフトは小さ（なり、さらに、第２図に示される窒化酸
化膜／半導体基板界面付近に窒化酸化層が形成されてい
ることによる界面準位発生の抑制効果が加わり、熱酸化
膜に較べて再酸化膜の界面準位密度の増加量及びフラッ
トバンド電圧シフトが低減すると考えられる。このよう
に窒化酸化膜を再酸化することは、窒化酸化膜に導入さ
れた水素を除去し、界面準位密度の増加量及びフラット
バンド電圧シフトを低減するのに、非常な効果があるこ
とがわかる。
第７図に種々の酸化膜、窒化酸化膜及び再酸化膜におけ
る０、１クーロン／ ｃｄの電子を絶縁膜に注入した時
の界面準位密度の増加量をＳＩＭＳにより評価した絶縁
膜中の水素含有量に対してプロットした。酸化膜の場合
、著しい界面準位発生がみられる。また、窒化酸化膜中
の水素含有量はかなり大きく、その為、界面準位密度の
増加量は大きい。一方、再酸化が進むに伴い、界面準位
密度の増加量は小さくなることがわかる。言い換えれば
、窒化処理中に多量に取り込まれた水素は再酸化処理を
するにつれ減少し、これに比例して界面準位密度の増加
量は小さくなる。このように、絶縁膜中の水素の存在が
界面準位発生に顕著に影響することがわかり、窒化酸化
膜を再酸化することは、窒化酸化膜に導入された水素を
除去し、界面準位密度の増加量を低減するのに、非常な
効果があることがわかる。さらに、界面準位密度の増加
量と水素含有量の相関関係が、窒化条件、即ち絶縁膜／
半導体界面付近の窒素濃度に太き（依存していることが
わかる。絶縁膜／半導体界面付近の窒素濃度は、９５０
℃および１１５０℃で６０秒の窒化処理した窒化膜につ
いて、それぞれ５ａｔ％および１１．５ａｔ％である。
る０、１クーロン／ ｃｄの電子を絶縁膜に注入した時
の界面準位密度の増加量をＳＩＭＳにより評価した絶縁
膜中の水素含有量に対してプロットした。酸化膜の場合
、著しい界面準位発生がみられる。また、窒化酸化膜中
の水素含有量はかなり大きく、その為、界面準位密度の
増加量は大きい。一方、再酸化が進むに伴い、界面準位
密度の増加量は小さくなることがわかる。言い換えれば
、窒化処理中に多量に取り込まれた水素は再酸化処理を
するにつれ減少し、これに比例して界面準位密度の増加
量は小さくなる。このように、絶縁膜中の水素の存在が
界面準位発生に顕著に影響することがわかり、窒化酸化
膜を再酸化することは、窒化酸化膜に導入された水素を
除去し、界面準位密度の増加量を低減するのに、非常な
効果があることがわかる。さらに、界面準位密度の増加
量と水素含有量の相関関係が、窒化条件、即ち絶縁膜／
半導体界面付近の窒素濃度に太き（依存していることが
わかる。絶縁膜／半導体界面付近の窒素濃度は、９５０
℃および１１５０℃で６０秒の窒化処理した窒化膜につ
いて、それぞれ５ａｔ％および１１．５ａｔ％である。
即ち、絶縁膜／半導体界面付近の窒素濃度が高いほど、
界面準位発生をより抑制する効果があることがわかる。
界面準位発生をより抑制する効果があることがわかる。
このように、界面準位発生には、絶縁膜中の水素の存在
による助長効果と絶縁膜／半導体界面の窒化酸化層によ
る抑制効果の二つが効いていることがわかる。
による助長効果と絶縁膜／半導体界面の窒化酸化層によ
る抑制効果の二つが効いていることがわかる。
以上をまとめると、より界面準位密度の増加量及びフラ
ットバンド電圧シフトの小さい良好な絶縁膜を得るため
には、可能な限り、絶縁膜／半導体界面付近の窒素濃度
が高く、かつ水素含有量が少ない二つの条件をかねそな
えた絶縁膜を形成すれば良いことがわかる。
ットバンド電圧シフトの小さい良好な絶縁膜を得るため
には、可能な限り、絶縁膜／半導体界面付近の窒素濃度
が高く、かつ水素含有量が少ない二つの条件をかねそな
えた絶縁膜を形成すれば良いことがわかる。
しかしながら、一般の酸化雰囲気中での再酸化処理は、
第３図からもわかるように、それによって絶縁膜／半導
体界面付近の窒素濃度も減少する為、せっか（窒化処理
で導入した窒素の、界面準位発生の抑制効果を最大限に
利用できない欠点があった。
第３図からもわかるように、それによって絶縁膜／半導
体界面付近の窒素濃度も減少する為、せっか（窒化処理
で導入した窒素の、界面準位発生の抑制効果を最大限に
利用できない欠点があった。
本発明は、かかる点を鑑みてなされたものであり、上記
欠点を解決するため、半導体基板上に形成された熱酸化
膜を窒化性雰囲気中で窒化処理し窒化酸化膜を形成し、
続いて不活性雰囲気中で再熱処理することを特徴とする
。
欠点を解決するため、半導体基板上に形成された熱酸化
膜を窒化性雰囲気中で窒化処理し窒化酸化膜を形成し、
続いて不活性雰囲気中で再熱処理することを特徴とする
。
第８図にＡ ｕｇｅｒ分光法により評価した絶縁膜中の
窒素および珪素プロファイルを、９５０℃で６０秒の短
詩窒化処理した窒化酸化膜（Ｎｏ） 、及びその窒化酸
化膜を窒素中１１５０℃、６０秒の短時間再熱処理した
再加熱窒化酸化膜について示す。第３図に示した再酸化
窒化酸化膜の絶縁膜／半導体基板界面付近の窒素濃度が
窒化酸化膜（Ｎｏ）に比べかなり減少しているのに対し
、再加熱窒化酸化膜の場合は窒素濃度の減少が殆どみら
れないことがわかる。また、再酸化処理に伴ってみられ
た絶縁膜厚の増加も、再加熱窒化酸化膜の場合は殆どみ
られないことがわかる。一方、不活性雰囲気中での再熱
処理によっても再酸化処理と同等またはそれ以」二に絶
縁膜中の水素濃度が著しく減少することが、ＳＩＭＳに
よる評価かられかった。
窒素および珪素プロファイルを、９５０℃で６０秒の短
詩窒化処理した窒化酸化膜（Ｎｏ） 、及びその窒化酸
化膜を窒素中１１５０℃、６０秒の短時間再熱処理した
再加熱窒化酸化膜について示す。第３図に示した再酸化
窒化酸化膜の絶縁膜／半導体基板界面付近の窒素濃度が
窒化酸化膜（Ｎｏ）に比べかなり減少しているのに対し
、再加熱窒化酸化膜の場合は窒素濃度の減少が殆どみら
れないことがわかる。また、再酸化処理に伴ってみられ
た絶縁膜厚の増加も、再加熱窒化酸化膜の場合は殆どみ
られないことがわかる。一方、不活性雰囲気中での再熱
処理によっても再酸化処理と同等またはそれ以」二に絶
縁膜中の水素濃度が著しく減少することが、ＳＩＭＳに
よる評価かられかった。
本発明は、これらのことを利用したもので、半導体基板
上に形成された熱酸化膜を窒化雰囲気中で窒化処理し窒
化酸化膜を形成した後、続いて不活性雰囲気中で再熱処
理することによって、再酸化処理の場合と比較して絶縁
膜／半導体界面の窒素濃度の減少及び絶縁膜厚の増加が
殆どみられずかつ絶縁膜中の水素濃度が同等またはそれ
以上に低減された絶縁膜を形成する。以上の処理により
得られた絶縁膜は、絶縁膜／半導体界面付近の窒素濃度
が高く、かつ水素含有量が少ない二つの条件をかねそな
えており、より界面準位密度の増加量及びフラットバン
ド電圧シフトの小さい良好な特性が期待できる。
上に形成された熱酸化膜を窒化雰囲気中で窒化処理し窒
化酸化膜を形成した後、続いて不活性雰囲気中で再熱処
理することによって、再酸化処理の場合と比較して絶縁
膜／半導体界面の窒素濃度の減少及び絶縁膜厚の増加が
殆どみられずかつ絶縁膜中の水素濃度が同等またはそれ
以上に低減された絶縁膜を形成する。以上の処理により
得られた絶縁膜は、絶縁膜／半導体界面付近の窒素濃度
が高く、かつ水素含有量が少ない二つの条件をかねそな
えており、より界面準位密度の増加量及びフラットバン
ド電圧シフトの小さい良好な特性が期待できる。
このように、本発明にかかる不活性雰囲気中で再熱処理
によって、絶縁膜／半導体界面付近の窒素濃度がより高
くかつ水素含有量がより少ない条件がみたされ、より低
い捕獲電荷密度を有する絶縁膜が得られる。また、絶縁
膜が増加しない為、極めて薄い絶縁膜がより安定に形成
できる。
によって、絶縁膜／半導体界面付近の窒素濃度がより高
くかつ水素含有量がより少ない条件がみたされ、より低
い捕獲電荷密度を有する絶縁膜が得られる。また、絶縁
膜が増加しない為、極めて薄い絶縁膜がより安定に形成
できる。
発明の効果
以上述べてきたように、本発明によれば、きわめて簡単
な製造方法によって、低い捕獲電荷密度有する絶縁膜が
得られ、微細なＭＯ８型半導体装置において、ホットキ
ャリアにより誘起される電気的特性の劣化が著しく抑制
され、また、ＥＥＰＲＯＭ半導体装置においても、書換
え可能回数が著しく改善されるなど、実用的にきわめて
有用である。
な製造方法によって、低い捕獲電荷密度有する絶縁膜が
得られ、微細なＭＯ８型半導体装置において、ホットキ
ャリアにより誘起される電気的特性の劣化が著しく抑制
され、また、ＥＥＰＲＯＭ半導体装置においても、書換
え可能回数が著しく改善されるなど、実用的にきわめて
有用である。
第１図は本発明の一実施例にかかる半導体装置の製造方
法の工程概略図、第２図は、Ａ ｕｇｅｒ分光法により
評価した窒化酸化膜中の窒素の分布図、第３図は、Ａｕ
ｇｅｒ分光法により評価した窒化酸化膜及び再酸化窒化
酸化膜中の窒素および酸素の分布図、第４図、ＳＩＭＳ
により評価した酸化膜および窒化酸化膜中の水素の分布
図、第５図は、ＳＩＭＳにより評価した窒化酸化膜及び
再酸化窒化酸化膜中の水素の分布図、第６図は、種々の
窒化酸化膜及び再酸化窒化酸化膜における０、１クーロ
ン／ｄの電子絶縁膜に注入した時のフラットバンド電圧
シフトをＳＩＭＳにより評価した絶縁膜中の水素含有量
に対してプロットした特性図、第７図は、種々の窒化酸
化膜及び再酸化窒化酸化膜における０、１クーロン／Ｃ
−の電子を絶縁膜に注入した時の界面準位密度の増加量
をＳＩＭＳにより評価した絶縁膜中の水素含有量に対し
てプロットした特性図、第８図は、Ａｕｇｅｒ分光法に
より評価した窒化酸化膜及び再加熱窒化酸化膜中の窒素
および珪素の分布図である。 １・・・・・・半導体基板、２・・・・・・熱酸化膜、
３・・・・・・窒化酸化膜、４・・・・・・再加熱窒化
酸化膜。 代理人の氏名 弁理士 粟野重孝 はか１名第 図 第 図 ヌノずツタソング時■ ズノで・、タジング１４間 第 図 ヌノ＼°・２タソング眸閉 （贋ととしり 第 図 Ｒτ ζ力 第 区 ぺ 素 漫 （ｘ ）θ２′ｃｒ−’） 第 図 永 素 〕農 濯 ＨＪ （Ｃ植−３）
法の工程概略図、第２図は、Ａ ｕｇｅｒ分光法により
評価した窒化酸化膜中の窒素の分布図、第３図は、Ａｕ
ｇｅｒ分光法により評価した窒化酸化膜及び再酸化窒化
酸化膜中の窒素および酸素の分布図、第４図、ＳＩＭＳ
により評価した酸化膜および窒化酸化膜中の水素の分布
図、第５図は、ＳＩＭＳにより評価した窒化酸化膜及び
再酸化窒化酸化膜中の水素の分布図、第６図は、種々の
窒化酸化膜及び再酸化窒化酸化膜における０、１クーロ
ン／ｄの電子絶縁膜に注入した時のフラットバンド電圧
シフトをＳＩＭＳにより評価した絶縁膜中の水素含有量
に対してプロットした特性図、第７図は、種々の窒化酸
化膜及び再酸化窒化酸化膜における０、１クーロン／Ｃ
−の電子を絶縁膜に注入した時の界面準位密度の増加量
をＳＩＭＳにより評価した絶縁膜中の水素含有量に対し
てプロットした特性図、第８図は、Ａｕｇｅｒ分光法に
より評価した窒化酸化膜及び再加熱窒化酸化膜中の窒素
および珪素の分布図である。 １・・・・・・半導体基板、２・・・・・・熱酸化膜、
３・・・・・・窒化酸化膜、４・・・・・・再加熱窒化
酸化膜。 代理人の氏名 弁理士 粟野重孝 はか１名第 図 第 図 ヌノずツタソング時■ ズノで・、タジング１４間 第 図 ヌノ＼°・２タソング眸閉 （贋ととしり 第 図 Ｒτ ζ力 第 区 ぺ 素 漫 （ｘ ）θ２′ｃｒ−’） 第 図 永 素 〕農 濯 ＨＪ （Ｃ植−３）
Claims (1)
- 半導体基板上に形成された熱酸化膜を窒化性ガス雰囲気
中で放射加熱による急速加熱により窒化処理し窒化酸化
膜を形成した後、不活性ガス雰囲気中で放射加熱による
急速加熱により再熱処理することを特徴とする半導体装
置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16940788A JPH0728039B2 (ja) | 1988-07-07 | 1988-07-07 | 半導体装置の製造方法 |
| KR1019880009628A KR920007450B1 (ko) | 1987-07-31 | 1988-07-29 | 반도체장치 및 그 제조방법 |
| US08/251,642 US5403786A (en) | 1987-07-31 | 1994-05-31 | Semiconductor device and method for fabricating the same |
| US08/358,142 US5521127A (en) | 1987-07-31 | 1994-12-16 | Re-oxidized nitrided oxides and re-annealed nitrided oxides prepared by rapid thermal processing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16940788A JPH0728039B2 (ja) | 1988-07-07 | 1988-07-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0218934A true JPH0218934A (ja) | 1990-01-23 |
| JPH0728039B2 JPH0728039B2 (ja) | 1995-03-29 |
Family
ID=15886028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16940788A Expired - Fee Related JPH0728039B2 (ja) | 1987-07-31 | 1988-07-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728039B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02246334A (ja) * | 1989-03-20 | 1990-10-02 | Nippondenso Co Ltd | 半導体装置の製造方法 |
| US5397720A (en) * | 1994-01-07 | 1995-03-14 | The Regents Of The University Of Texas System | Method of making MOS transistor having improved oxynitride dielectric |
| US5470771A (en) * | 1989-04-28 | 1995-11-28 | Nippondenso Co., Ltd. | Method of manufacturing a floating gate memory device |
| US5972800A (en) * | 1995-05-10 | 1999-10-26 | Nec Corporation | Method for fabricating a semiconductor device with multi-level structured insulator |
| JP2002009282A (ja) * | 2000-04-19 | 2002-01-11 | Seiko Instruments Inc | 半導体装置の製造方法 |
| US6373093B2 (en) | 1989-04-28 | 2002-04-16 | Nippondenso Corporation | Semiconductor memory device and method of manufacturing the same |
| US6559518B1 (en) | 1998-10-01 | 2003-05-06 | Matsushita Electric Industrial Co., Ltd. | MOS heterostructure, semiconductor device with the structure, and method for fabricating the semiconductor device |
| US6737362B1 (en) * | 2003-02-28 | 2004-05-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for manufacturing a thin gate dielectric layer for integrated circuit fabrication |
| US6780720B2 (en) | 2002-07-01 | 2004-08-24 | International Business Machines Corporation | Method for fabricating a nitrided silicon-oxide gate dielectric |
| JP2006319352A (ja) * | 2000-03-22 | 2006-11-24 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
| US7192887B2 (en) | 2003-01-31 | 2007-03-20 | Nec Electronics Corporation | Semiconductor device with nitrogen in oxide film on semiconductor substrate and method of manufacturing the same |
| JP2007142450A (ja) * | 2000-03-22 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置の製造方法 |
| JP4895803B2 (ja) * | 2003-02-04 | 2012-03-14 | アプライド マテリアルズ インコーポレイテッド | 誘電体膜及びゲートスタックの形成方法並びに誘電体膜の処理方法 |
-
1988
- 1988-07-07 JP JP16940788A patent/JPH0728039B2/ja not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02246334A (ja) * | 1989-03-20 | 1990-10-02 | Nippondenso Co Ltd | 半導体装置の製造方法 |
| US6365458B1 (en) | 1989-04-28 | 2002-04-02 | Nippondenso Co., Ltd. | Semiconductor memory device and method of manufacturing the same |
| US5470771A (en) * | 1989-04-28 | 1995-11-28 | Nippondenso Co., Ltd. | Method of manufacturing a floating gate memory device |
| US6525400B2 (en) | 1989-04-28 | 2003-02-25 | Denso Corporation | Semiconductor memory device and method of manufacturing the same |
| US6373093B2 (en) | 1989-04-28 | 2002-04-16 | Nippondenso Corporation | Semiconductor memory device and method of manufacturing the same |
| US5397720A (en) * | 1994-01-07 | 1995-03-14 | The Regents Of The University Of Texas System | Method of making MOS transistor having improved oxynitride dielectric |
| US5541436A (en) * | 1994-01-07 | 1996-07-30 | The Regents Of The University Of Texas System | MOS transistor having improved oxynitride dielectric |
| US5972800A (en) * | 1995-05-10 | 1999-10-26 | Nec Corporation | Method for fabricating a semiconductor device with multi-level structured insulator |
| US6037651A (en) * | 1995-05-10 | 2000-03-14 | Nec Corporation | Semiconductor device with multi-level structured insulator and fabrication method thereof |
| US6559518B1 (en) | 1998-10-01 | 2003-05-06 | Matsushita Electric Industrial Co., Ltd. | MOS heterostructure, semiconductor device with the structure, and method for fabricating the semiconductor device |
| JP2006319352A (ja) * | 2000-03-22 | 2006-11-24 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
| JP2007142450A (ja) * | 2000-03-22 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置の製造方法 |
| JP2002009282A (ja) * | 2000-04-19 | 2002-01-11 | Seiko Instruments Inc | 半導体装置の製造方法 |
| US6780720B2 (en) | 2002-07-01 | 2004-08-24 | International Business Machines Corporation | Method for fabricating a nitrided silicon-oxide gate dielectric |
| US7192887B2 (en) | 2003-01-31 | 2007-03-20 | Nec Electronics Corporation | Semiconductor device with nitrogen in oxide film on semiconductor substrate and method of manufacturing the same |
| JP4895803B2 (ja) * | 2003-02-04 | 2012-03-14 | アプライド マテリアルズ インコーポレイテッド | 誘電体膜及びゲートスタックの形成方法並びに誘電体膜の処理方法 |
| US6737362B1 (en) * | 2003-02-28 | 2004-05-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for manufacturing a thin gate dielectric layer for integrated circuit fabrication |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0728039B2 (ja) | 1995-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5403786A (en) | Semiconductor device and method for fabricating the same | |
| KR100350815B1 (ko) | 유전체 형성방법 | |
| Carter et al. | Passivation and interface state density of SiO 2/HfO 2-based/polycrystalline-Si gate stacks | |
| JP5072837B2 (ja) | プラズマ窒化したゲート誘電体を２段階式で窒化後アニーリングするための改善された製造方法 | |
| Ohmi et al. | Very thin oxide film on a silicon surface by ultraclean oxidation | |
| US7569502B2 (en) | Method of forming a silicon oxynitride layer | |
| JPH0218934A (ja) | 半導体装置の製造方法 | |
| US5656516A (en) | Method for forming silicon oxide layer | |
| JP3805825B2 (ja) | 絶縁膜の形成方法 | |
| Wong et al. | Instabilities of metal‐oxide‐semiconductor transistor with high‐temperature annealing of its gate oxide in ammonia | |
| JP3256059B2 (ja) | 半導体装置の製造方法 | |
| JPH0770535B2 (ja) | 半導体装置の製造方法 | |
| Fukuda et al. | Effect of oxynitridation on charge trapping properties of ultrathin silicon dioxide films | |
| JPH03257828A (ja) | 半導体装置の製造方法 | |
| Sakoda et al. | Effects of post-oxidation annealing on 3nm-thick low-temperature-grown gate oxide | |
| JP3041065B2 (ja) | 絶縁膜形成方法 | |
| JPH0797567B2 (ja) | 薄膜の形成方法 | |
| JP3041066B2 (ja) | 絶縁膜形成方法 | |
| Riess et al. | Annealing kinetics and reversibility of stress-induced leakage current in thin oxides | |
| Vuillaume | Nature of the mechanism of interface state creation on electrically stressed metal‐oxide‐semiconductors structures | |
| JPH0242725A (ja) | 半導体装置の製造方法 | |
| TWI892169B (zh) | 半導體裝置的製造方法 | |
| JPH0728037B2 (ja) | 半導体装置の製造方法 | |
| JPH01146332A (ja) | 半導体装置の製造方法 | |
| KR20000003915A (ko) | 반도체 소자의 게이트 절연막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |