JPS6237955A - リ−ドフレ−ム - Google Patents

リ−ドフレ−ム

Info

Publication number
JPS6237955A
JPS6237955A JP60177964A JP17796485A JPS6237955A JP S6237955 A JPS6237955 A JP S6237955A JP 60177964 A JP60177964 A JP 60177964A JP 17796485 A JP17796485 A JP 17796485A JP S6237955 A JPS6237955 A JP S6237955A
Authority
JP
Japan
Prior art keywords
lead
wire
leads
package
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60177964A
Other languages
English (en)
Other versions
JPH07101726B2 (ja
Inventor
Koji Nose
幸之 野世
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP17796485A priority Critical patent/JPH07101726B2/ja
Publication of JPS6237955A publication Critical patent/JPS6237955A/ja
Publication of JPH07101726B2 publication Critical patent/JPH07101726B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置を搭載するリードフレームの形状
に関する。
２、−７ 従来の技術 半導体素子を搭載する樹脂型パッケージに用いるリード
フレームに設けられたリードは、通常、１００ｍ１ｌ　
（２，６４ｍｍ　）　、　７０　ｍｉｌ　（１，７７８
ｍｍ）。
５０　ｍｉｌ　（１，２７ｍｍ　）等の等間隔ピッチで
配列されており、リードフレームを構成する材質はＦｅ
。
Ｆｅ　−Ｎｉ合金、　Ｆｅ　−Ｎ１−　ｃｏ金合金、Ｇ
ｕ糸金合金らなっている。
このようなリードピッチを備えたテ゛ユアルインライン
プラステック型パッケージ（以下ＤＩＬＰと記す）の２
列に並んだリードの列間のピンチは、パッケージ外形の
標準化からａ　ｏ　ｏ　ｍｉｌ　（７，６２ｍｍ）　、
　４ｏｏｍｉｌ　（１ｏ−１６ｍｍ）　、　ｅｏｏｍｉ
ｌ（１６，２４ｍｍ　）に統一されている。そして、列
間のピンチが７．６２　ｍｍ幅のものは、樹脂部分の幅
が６．３〜６．４ｍｍであり、また、列間のピンチが１
０．１６ｍｍ幅のものは、樹脂部分の幅が８．８〜’ｊ
Ｏｍｍ、さらに、列間のピッチが１５．２４ｍｍ幅のも
のは、樹脂部分の幅が１２．８〜１３．０ｍｍとして統
一されている。
３・・−／ これらの樹脂型パッケージの加工は、リードフレーム（
板厚０．２〜０．２５ｍｍ）のインナーリード部をパッ
ケージの樹脂成形時に樹脂中に埋設し、その後リードと
リードを接続しているダムバーを切断し、各パッケージ
幅毎に、上記リード列間ピンチに折り曲げる。そしてリ
ードの表面処理、たとえば、表面のメッキ、またはハン
ダによる浸漬メブキを行って完成する。
発明が解決しようとする問題点 上に述べたように、パッケージの寸法（特に幅）は標準
化されているが、パッケージ内部に搭載される素子が大
面積化している。従ってパッケージの中心近傍でのイン
ナーリードの樹脂中の埋設長さが短かくなり、リード曲
げ加工時に、緩みや脱落を生ずる。そこで、パッケージ
内を有効に利用するため、素子をパッケージ外形にそわ
せて、長辺方向の寸法を可能々限り伸ばし、大面積素子
を、標準パッケージに搭載して行く技術が主流をなして
きている。
しかし、パッケージのリードピッチが２．６４　ｍｍ間
隔で配列されている場合、パッケージ内部に１０ｍｍ以
上の長さで、パッケージ樹脂部に近い幅の素子が搭載さ
れ、しかも素子の長辺方向と垂直にボンディングパッド
が配置されている時、一部のインナーリード先端と素子
−４−のホンディンク“パッドを接続する金属ワイヤー
の長さが２ｍｍを越す長さとなる。この状態で樹脂成形
時に成型用樹脂を注入すると、その注入圧によって金属
ワイヤーの変化を生じ、しばしば、他の通電箇所と接触
を生じ、電気的特性上で不良となる。
、　問題点を解決するための手段 本発明は正規の２．５４ｍｍ間隔で配列されている正リ
ードと、正リード同志を接続しているダムバーもしくは
正リードの一部に支持された副リードとを設け、インナ
ーリードから素子」−のボンディンダパノドに接続され
る長い金属ワイヤーを、−担、この副リードで中継し、
ワイヤーの長さを分割できるようにしたものである。
そして素子を樹脂成形したのち、ダムバーを切断するが
、その時同時に成形した樹脂から外部に６　　　。
ベーン 突き出している副リードも切断する。
作用 このようにすれば、副リードは樹脂中で他のインナーリ
ードから電気的に完全に分離され、しかも金属ワイヤー
を中継した状態で存在し、素子の長辺寸法が１０ｍｍ以
上のものが余裕をもって搭載できる。
実施例 第１図（ａ）　、　（ｂ）に主リード１と主リード１の
間にダムバー２に接続された副リード３を有する本発明
のリードフレーム４の平面図と断面図を示す。
本リードフレーム４は長辺方向が１０ｍｍ以上で、短辺
と平行に配置されたボンディングパッド６を有する半導
体素子６を３００ｍ１ｌのリード幅用のパッケージに搭
載するためのものである。主リード１のインナーリード
７とボンディングパッド６を金属ワイヤー８で接続する
際、半導体素子６の長さが１０ｍｍを越す場合、インナ
ーリード７とボンディングパノド６を接続する金属ワイ
ヤー８の長さが２ｍｍ或いはそれ以上となるために、長
い金６ヘーノ 属ワイヤー８を分割する。この金属ワイヤー８の分割に
は、主リード１間を接続しているダムバー２に全国ワイ
ヤー８を一担中継するための副り−ド３を設けて、これ
に接続してさらに半導体素子６上のポンチ゛イングパソ
ド６に接続する。これを樹脂材料中に埋め込んで成形加
工を施した場合、金薦ワイヤー８の長さが短かく出来る
。
つぎに、樹脂成形面９から突き出して、ダムバー２と接
続されている副リード３は、樹脂成形境界面に予め窪み
１０を設けておく。このような機能を備えることで本リ
ードフレームは達成できる。
そしてリード加工時のダムバー２切断の際に同時に副リ
ード３を切断し、樹脂成形面９から副り−ド３の切断部
が突き出さない構造にする。
これをリード表面処理、およびリード成形することで、
完成後のパッケージ内に他のインナーリード７と電気的
に絶縁され、且つ金属ワイヤー８を分割できる構造のリ
ードフレーム４を用いたパッケージが達成できる。
発明の効果 ７・・−／ 本発明によれば標準ＤＩＬＰ型パ、ケージに、従来技術
では搭載困難な大面積半導体素子（特に長辺方向が１０
ｍｍ以」−のもの）が収容可能となる。
【図面の簡単な説明】
第１図（ａ）　、　（ｂ）は本発明のリードフレームの
平面図と断面図を示す。 １・・・　主リード、２・・・　ダムバー、３・・・・
・副リード、４・・・・　リードフレーム、６・・・・
・・ボンディングパソド、６・・・・半導体素子、７・
・・・・インナーリード、８・・・・・金属ワイヤー、
９・・・・・・樹脂成形面、１０・・・・窪み。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名イー
−主す−Ｖ ｓ−；ｒ：ンデインヂハニゾｙ゛ （α）

Claims (3)

    【特許請求の範囲】
  1. （１）半導体チップの所定電極部とインナーリードとを
    ワイヤ接続するための副リードを並設の前記インナーリ
    ードの中間に位置するように配設したことを特徴とする
    リードフレーム。
  2. （２）副リードが正リード同志を接続している接続帯の
    一部もしくは前記正リードの一部に接続支持されたこと
    を特徴とする特許請求の範囲第１項記載のリードフレー
    ム。
  3. （３）副リードが同副リード支持部の一部もしくは数個
    所に溝もしくは狭部、窪みを設けた支持体に結合された
    ことを特徴とする特許請求の範囲第１項または第２項記
    載のリードフレーム。
JP17796485A 1985-08-13 1985-08-13 リ−ドフレ−ム Expired - Lifetime JPH07101726B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17796485A JPH07101726B2 (ja) 1985-08-13 1985-08-13 リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17796485A JPH07101726B2 (ja) 1985-08-13 1985-08-13 リ−ドフレ−ム

Publications (2)

Publication Number Publication Date
JPS6237955A true JPS6237955A (ja) 1987-02-18
JPH07101726B2 JPH07101726B2 (ja) 1995-11-01

Family

ID=16040153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17796485A Expired - Lifetime JPH07101726B2 (ja) 1985-08-13 1985-08-13 リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPH07101726B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075759A (en) * 1989-07-21 1991-12-24 Motorola, Inc. Surface mounting semiconductor device and method
US7989932B2 (en) 2007-06-18 2011-08-02 Kabushiki Kaisha Toshiba Semiconductor device
EP4156252A4 (en) * 2020-05-19 2023-08-09 Mitsubishi Electric Corporation Semiconductor module

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5426361U (ja) * 1977-07-26 1979-02-21

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5426361U (ja) * 1977-07-26 1979-02-21

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075759A (en) * 1989-07-21 1991-12-24 Motorola, Inc. Surface mounting semiconductor device and method
US7989932B2 (en) 2007-06-18 2011-08-02 Kabushiki Kaisha Toshiba Semiconductor device
US8193621B2 (en) 2007-06-18 2012-06-05 Kabushiki Kaisha Toshiba Semiconductor device
EP4156252A4 (en) * 2020-05-19 2023-08-09 Mitsubishi Electric Corporation Semiconductor module
US12412813B2 (en) 2020-05-19 2025-09-09 Mitsubishi Electric Corporation Semiconductor module

Also Published As

Publication number Publication date
JPH07101726B2 (ja) 1995-11-01

Similar Documents

Publication Publication Date Title
US4984059A (en) Semiconductor device and a method for fabricating the same
US9905497B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
US5521428A (en) Flagless semiconductor device
US6157074A (en) Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
US9363901B2 (en) Making a plurality of integrated circuit packages
KR960009136A (ko) 반도체 패키지 및 그 제조방법
JPS62259450A (ja) 集積回路ダイ・リ−ドフレ−ム相互接続組立体及び方法
US5028741A (en) High frequency, power semiconductor device
KR950000205B1 (ko) 리이드 프레임 및 이를 사용한 반도체 장치
JP2000294715A (ja) 半導体装置及び半導体装置の製造方法
JPS6237955A (ja) リ−ドフレ−ム
JPS61183936A (ja) 半導体装置
JPS63296252A (ja) 樹脂封止型半導体装置
JP2528192B2 (ja) 半導体装置
JP4266429B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPS62235763A (ja) 半導体装置用リ−ドフレ−ム
JPH0739241Y2 (ja) 樹脂封止型半導体装置用リードフレーム
JPS60136248A (ja) リ−ドフレ−ムの製造方法
JP2664232B2 (ja) 樹脂封止型半導体装置
JP3665609B2 (ja) 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット
JPS5812736B2 (ja) ジユシフウシガタハンドウタイソウチ
JPS6138193Y2 (ja)
JP3153185B2 (ja) 半導体装置
JPS61128551A (ja) 半導体装置用リ−ドフレ−ム
JPS63160262A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置