JPS6238011A - 出力増幅器 - Google Patents
出力増幅器Info
- Publication number
- JPS6238011A JPS6238011A JP60176854A JP17685485A JPS6238011A JP S6238011 A JPS6238011 A JP S6238011A JP 60176854 A JP60176854 A JP 60176854A JP 17685485 A JP17685485 A JP 17685485A JP S6238011 A JPS6238011 A JP S6238011A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- output
- mirror circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は各循の信号処理に使用される出力増幅器に関す
る。
る。
（従来の技術）
第２ｉ！！ｌは、トランジスタＱｌ、Ｑ２と電流源ＩＳ
１トによって構成されている差動増幅回路と、ダイオー
ドＤとトランジスタＱ３どによって構成されているカレ
ントミラー回路と、トランジス＃Ｑ８．Ｑ９と電：ｔＱ
源１５４とダイオードＤｉ、Ｄ２、及び抵抗Ｒ２どに構
成されている１ｕ圧増幅段と、ＰＮ［’ｌ−ランジスタ
ＱｌｌどＮＰＮ トランジスタＱ１２どの複合接続によ
るＰＮＰ トランジスタとＮＰＮ トランジスタＱＩＯ
及び抵抗Ｒ３とで構成されている出力段とからなる従来
の出力増幅器の一例のものの回路図である。
１トによって構成されている差動増幅回路と、ダイオー
ドＤとトランジスタＱ３どによって構成されているカレ
ントミラー回路と、トランジス＃Ｑ８．Ｑ９と電：ｔＱ
源１５４とダイオードＤｉ、Ｄ２、及び抵抗Ｒ２どに構
成されている１ｕ圧増幅段と、ＰＮ［’ｌ−ランジスタ
ＱｌｌどＮＰＮ トランジスタＱ１２どの複合接続によ
るＰＮＰ トランジスタとＮＰＮ トランジスタＱＩＯ
及び抵抗Ｒ３とで構成されている出力段とからなる従来
の出力増幅器の一例のものの回路図である。
この第２図に示す従来の出力増幅器において、差動増幅
回路とカレントミラー回路とは縦続接続されていて、図
中の八一点を出力端とする一体の増幅段を構成している
。トランジスタＱｌ、、Ｑ、２の電流をそれぞｈｌｃｌ
、Ｉｃ２とすると、トランジスタＱ３の電流は、カレン
１〜ミラ一回路の特性によってＩｃｌになる。
回路とカレントミラー回路とは縦続接続されていて、図
中の八一点を出力端とする一体の増幅段を構成している
。トランジスタＱｌ、、Ｑ、２の電流をそれぞｈｌｃｌ
、Ｉｃ２とすると、トランジスタＱ３の電流は、カレン
１〜ミラ一回路の特性によってＩｃｌになる。
それで、入力端子１．２間に供給される入力信号■１が
、Ｖｉ ）０のときには前記したトランジスタＱｌ、Ｑ
２の電流Ｉｃｌ、 Ｉｃ２はＩｃ１）１ｃ２の関係に
あるから前記したＡ点の電圧は低下し、また、入力端子
１，２間に供給される入力信号Ｖｉが、Ｖｉ（Ｏのとき
には前記した１−ランジスタＱｌ、Ｑ２の電流Ｉｃ１．
Ｉｃ２はＩｃ１（Ｉｃ２の関係にあるから前記した
Ａ点の電圧は上昇する。前記したＡ点の電圧は電圧増幅
段により反転増幅されて出力段に供給され、出力幼子３
からは電圧利得１の出力段からの出力信号Ｖｏが送出さ
れるが、前記した出力信号ｖＯは、前記した入力信号Ｖ
ｉがＶｉ ＞ ０のときにはＶｏ ）Ｏとなり、また、
前記した入力信号Ｖｉがｖｉ＜ｏのときにはＶｏ＜Ｏと
なる。
、Ｖｉ ）０のときには前記したトランジスタＱｌ、Ｑ
２の電流Ｉｃｌ、 Ｉｃ２はＩｃ１）１ｃ２の関係に
あるから前記したＡ点の電圧は低下し、また、入力端子
１，２間に供給される入力信号Ｖｉが、Ｖｉ（Ｏのとき
には前記した１−ランジスタＱｌ、Ｑ２の電流Ｉｃ１．
Ｉｃ２はＩｃ１（Ｉｃ２の関係にあるから前記した
Ａ点の電圧は上昇する。前記したＡ点の電圧は電圧増幅
段により反転増幅されて出力段に供給され、出力幼子３
からは電圧利得１の出力段からの出力信号Ｖｏが送出さ
れるが、前記した出力信号ｖＯは、前記した入力信号Ｖ
ｉがＶｉ ＞ ０のときにはＶｏ ）Ｏとなり、また、
前記した入力信号Ｖｉがｖｉ＜ｏのときにはＶｏ＜Ｏと
なる。
（発明が解決しようとする問題点）
ところで、前記した第２図示の従来の出力増幅器は、そ
れの電圧増幅作用が差動増幅回路と電圧増幅段（反転増
幅段）との２段にわたってなされているために、位相推
移が加算されて大きな位相推移を生じる。また、第２図
示の出力増幅器において、それの出力段におけるトラン
ジスタＱ１１゜Ｑ１２による複合ＰＮＰ ）−ランジス
タと、ＮＰＮ Ｉ−ランジスタＱＩＯとしては相補的な
特性を有するものが必要とされるが、前記の回路をモノ
シリツク集積回路で実現する場合に、通常、ＰＮＰ ト
ランジスタの利得帯域幅積はＮＰＮ トランジスタのそ
れに比べて非常に悪いから、第２図示の出力増幅器をモ
ノシリツク集積回路で構成した場合には、出力段のＰＮ
Ｐトランジスタ（Ｑｌｌ、Ｑ１２の複合接続）とＮＰＮ
ｈランジスタＱＩＯとの位相推移量が異なるために整
合がとれないということが起こる。
れの電圧増幅作用が差動増幅回路と電圧増幅段（反転増
幅段）との２段にわたってなされているために、位相推
移が加算されて大きな位相推移を生じる。また、第２図
示の出力増幅器において、それの出力段におけるトラン
ジスタＱ１１゜Ｑ１２による複合ＰＮＰ ）−ランジス
タと、ＮＰＮ Ｉ−ランジスタＱＩＯとしては相補的な
特性を有するものが必要とされるが、前記の回路をモノ
シリツク集積回路で実現する場合に、通常、ＰＮＰ ト
ランジスタの利得帯域幅積はＮＰＮ トランジスタのそ
れに比べて非常に悪いから、第２図示の出力増幅器をモ
ノシリツク集積回路で構成した場合には、出力段のＰＮ
Ｐトランジスタ（Ｑｌｌ、Ｑ１２の複合接続）とＮＰＮ
ｈランジスタＱＩＯとの位相推移量が異なるために整
合がとれないということが起こる。
したがって、従来例の出力増幅器を負帰還増幅器として
使用する場合には、適当な位相補償を行なっても高周波
特性が悪いために、映像信号のような広帯域の信号の増
幅器に使用することができなかった。
使用する場合には、適当な位相補償を行なっても高周波
特性が悪いために、映像信号のような広帯域の信号の増
幅器に使用することができなかった。
（問題点を解決するための手段）
本発明は、入力信号が供給されている差動増幅回路にお
ける一方の出力側に入力側が接続されているカレントミ
ラー回路の出力側と、前記した差動増幅回路の他方の出
力側との接続点に第１の電流源を接続し、また、前記し
たカレントミラー回路の出力側と差動増幅回路の他方の
出力側との接続点と前記のカレントミラー回路の入力側
との間にベースとエミッタとを接続して、前記の接続点
の電圧をカレントミラー回路の入力側に帰還する帰還ト
ランジスタのコレクタに第２の電流源を接続してなる電
圧増幅段と、前記の電圧増幅段における帰還トランジス
タのコレクタにベースが接続され、ベースが電圧駆動さ
れるとともに、前記のカレントミラー回路の電流に比例
して応動する電流駆動回路によりエミッタが電流駆動さ
れる出力トランジスタとを備え、前記の出力トランジス
タのエミッタから出力信号を得るようにした出力増幅器
を提供するものである。
ける一方の出力側に入力側が接続されているカレントミ
ラー回路の出力側と、前記した差動増幅回路の他方の出
力側との接続点に第１の電流源を接続し、また、前記し
たカレントミラー回路の出力側と差動増幅回路の他方の
出力側との接続点と前記のカレントミラー回路の入力側
との間にベースとエミッタとを接続して、前記の接続点
の電圧をカレントミラー回路の入力側に帰還する帰還ト
ランジスタのコレクタに第２の電流源を接続してなる電
圧増幅段と、前記の電圧増幅段における帰還トランジス
タのコレクタにベースが接続され、ベースが電圧駆動さ
れるとともに、前記のカレントミラー回路の電流に比例
して応動する電流駆動回路によりエミッタが電流駆動さ
れる出力トランジスタとを備え、前記の出力トランジス
タのエミッタから出力信号を得るようにした出力増幅器
を提供するものである。
（実施例）
以下、本発明の出力増幅器の具体的な内容について、添
付図面を参照しながら詳細に説明する。
付図面を参照しながら詳細に説明する。
第１図は本発明の出力増幅器の実施例の回路図であって
、この第１図に示されている出力増幅器において、既述
した第２図に示されている出力増幅器における各構成部
分と対応している構成部分には、第２図中で使用してい
る図面符号と同一の図面符号が使用されている。
、この第１図に示されている出力増幅器において、既述
した第２図に示されている出力増幅器における各構成部
分と対応している構成部分には、第２図中で使用してい
る図面符号と同一の図面符号が使用されている。
第１図において、入力端子１にベースが接続されている
トランジスタＱ１と、入力端子２にベースが接続されて
いるトランジスタＱ２とにおける共通接続されたエミッ
タと電源との間には、電流ｇＩｓ１が接続されており、
また、前記のトランジスタＱ１のコレクタと接地との間
にはダイオードＤが接続され、さらに、トランジスタＱ
２のコレクタにはトランジスタＱ４のベースが接続され
ているともに、トランジスタＱ３のコレクタが接続され
ている。
トランジスタＱ１と、入力端子２にベースが接続されて
いるトランジスタＱ２とにおける共通接続されたエミッ
タと電源との間には、電流ｇＩｓ１が接続されており、
また、前記のトランジスタＱ１のコレクタと接地との間
にはダイオードＤが接続され、さらに、トランジスタＱ
２のコレクタにはトランジスタＱ４のベースが接続され
ているともに、トランジスタＱ３のコレクタが接続され
ている。
前記したトランジスタＱ３のエミッタは接地されており
、また、トランジスタＱ３のベースには前記したトラン
ジスタＱ１のコレクタが接続されている。前記したトラ
ンジスタＱ２．Ｑ３のコレクタと、トランジスタＱ４の
ベースとの接続点Ａと。
、また、トランジスタＱ３のベースには前記したトラン
ジスタＱ１のコレクタが接続されている。前記したトラ
ンジスタＱ２．Ｑ３のコレクタと、トランジスタＱ４の
ベースとの接続点Ａと。
電源Ｖｃｃとの間には、第１の電流源ＩＳ２が接続さ九
ており、また、前記したトランジスタＱ４のエミッタは
、トランジスタＱ３のベースとトランジスタＱ１のコレ
クタとトランジスタＱ７のベースとに接続されている。
ており、また、前記したトランジスタＱ４のエミッタは
、トランジスタＱ３のベースとトランジスタＱ１のコレ
クタとトランジスタＱ７のベースとに接続されている。
前記したトランジスタＱ４のコレクタにはトランジスタ
Ｑ５のベースが接続されているとともにトランジスタＱ
４のコレクタと電源との間には。
Ｑ５のベースが接続されているとともにトランジスタＱ
４のコレクタと電源との間には。
第２の電流源ＩＳ３が接続されている。
前記したトランジスタＱ５のコレクタは電源に接続され
ており、また、トランジスタＱ５のエミッタは出力端子
３に接続されているとともに、トランジスタＱ７のコレ
クタに接続され、前記のトランジスタＱ７のエミッタは
接地されている。
ており、また、トランジスタＱ５のエミッタは出力端子
３に接続されているとともに、トランジスタＱ７のコレ
クタに接続され、前記のトランジスタＱ７のエミッタは
接地されている。
第１図示の出力増幅器において、トランジスタＱｌ、Ｑ
２による差動増幅回路の２つの出力間に、ベースとエミ
ッタとが接続されている前記したトランジスタＱ４は、
トランジスタＱｌ、Ｑ２による差動増幅回路の２つの出
力間に帰還路を構成している。
２による差動増幅回路の２つの出力間に、ベースとエミ
ッタとが接続されている前記したトランジスタＱ４は、
トランジスタＱｌ、Ｑ２による差動増幅回路の２つの出
力間に帰還路を構成している。
さて、前記した第１図中におけるＡ点の電圧は。
トランジスタＱ２の電流Ｉｃ２と、トランジスタＱ３の
電流Ｉｃ３と、第１の電流源ＩＳ２の電流工１とのバラ
ンスによって決定されるのであるが、前記のＡ点の電圧
は前記したトランジスタＱ４の帰還作用により次のよう
に自動的に決定されるのである。
電流Ｉｃ３と、第１の電流源ＩＳ２の電流工１とのバラ
ンスによって決定されるのであるが、前記のＡ点の電圧
は前記したトランジスタＱ４の帰還作用により次のよう
に自動的に決定されるのである。
すなわち、差動増幅器の入力端子１，２間に入力信号Ｖ
ｉが供給されることにより、トランジスタＱ１．Ｑ２に
よる差動増幅回路のトランジスタＱ１のコレクタにＩｃ
ｌの電流が流れ、また、トランジスタＱ２のコレクタに
１ｃ２の電流が流れ、さらに、第１の電流源ＩＳ２から
は１１の電流が流れ、さらにまた、カレントミラー回路
の出力側にＩｃ３の電流が流れているとした場合に、今
、前記の電流間の大きさの関係が、Ｉｃ３（（Ｉｃ２＋
１１ ）であったとすると、この場合にはＡ点の電圧が
上昇しようとするが、トランジスタＱ４のエミッタの電
位はダイオードＤによって固定されているから。
ｉが供給されることにより、トランジスタＱ１．Ｑ２に
よる差動増幅回路のトランジスタＱ１のコレクタにＩｃ
ｌの電流が流れ、また、トランジスタＱ２のコレクタに
１ｃ２の電流が流れ、さらに、第１の電流源ＩＳ２から
は１１の電流が流れ、さらにまた、カレントミラー回路
の出力側にＩｃ３の電流が流れているとした場合に、今
、前記の電流間の大きさの関係が、Ｉｃ３（（Ｉｃ２＋
１１ ）であったとすると、この場合にはＡ点の電圧が
上昇しようとするが、トランジスタＱ４のエミッタの電
位はダイオードＤによって固定されているから。
その固定されたトランジスタＱ４のエミッタ電圧に対し
て、ベース・エミッタ間電圧だけ高い電圧に固定されて
いる状態にあるトランジスタＱ４のベースに対して（（
Ｉ ｃ２＋ Ｉ Ｌ） −Ｌ ｃ３）の電流が流れる。
て、ベース・エミッタ間電圧だけ高い電圧に固定されて
いる状態にあるトランジスタＱ４のベースに対して（（
Ｉ ｃ２＋ Ｉ Ｌ） −Ｌ ｃ３）の電流が流れる。
前記したトランジスタＱ４のベース電流の増大によって
トランジスタＱ４のエミッタ電流が増大し、そ九がカレ
ントミラー回路の入力側に供給される。そｔによってカ
レントミラー回路における入力側の電流Ｉｃ３が増大す
るが、カレントミラー回路の特性によりそれの出力側の
電流も入力側の電流と等しい電流になされるというよう
な動作を行なって、前記のＡ点の電圧は前記したトラン
ジスタＱ４の帰還作用により前記の各電流の関係がＩ
ｃ３＝ ｒ ｃ２＋ Ｉ １となされるような電圧値に
自動的に設定されるのである。
トランジスタＱ４のエミッタ電流が増大し、そ九がカレ
ントミラー回路の入力側に供給される。そｔによってカ
レントミラー回路における入力側の電流Ｉｃ３が増大す
るが、カレントミラー回路の特性によりそれの出力側の
電流も入力側の電流と等しい電流になされるというよう
な動作を行なって、前記のＡ点の電圧は前記したトラン
ジスタＱ４の帰還作用により前記の各電流の関係がＩ
ｃ３＝ ｒ ｃ２＋ Ｉ １となされるような電圧値に
自動的に設定されるのである。
前記の各電流間の大きさの関係が、前記の場合すなわち
、Ｉｃ３ （（Ｉｃ２＋ Ｉ １ ）とは逆に、Ｔｃ３
）（Ｉｃ２＋１１）の場合には、 前記の場合とは逆に
Ａ点の電圧が低下しようとするが、トランジスタＱ４の
エミッタの電位はダイオードＤによって固定されている
から、その固定されたトランジスタＱ４のエミッタ電圧
に対して、ベース・エミッタ間電圧だけ高い電圧に固定
されている状態にあるトランジスタＱ４のベースに対し
て（Ｉｃ３−（Ｉｃ２＋ Ｉ １））の電流が流れる。
、Ｉｃ３ （（Ｉｃ２＋ Ｉ １ ）とは逆に、Ｔｃ３
）（Ｉｃ２＋１１）の場合には、 前記の場合とは逆に
Ａ点の電圧が低下しようとするが、トランジスタＱ４の
エミッタの電位はダイオードＤによって固定されている
から、その固定されたトランジスタＱ４のエミッタ電圧
に対して、ベース・エミッタ間電圧だけ高い電圧に固定
されている状態にあるトランジスタＱ４のベースに対し
て（Ｉｃ３−（Ｉｃ２＋ Ｉ １））の電流が流れる。
前記したトランジスタＱ４のベース電流の減少によって
トランジスタＱ４のエミッタ電流が減少し、それがカレ
ントミラー回路の入力側に供給される。それによってカ
レントミラー回路における入力側の電流Ｉｃ３が減少す
るが、カレントミラー回路の特性によりそれの出力側の
電流も入力側の電流と等しい電流になされるというよう
な動作を行なって、前記のＡ点の電圧は前記したトラン
ジスタＱ４の帰還作用により、前記の各電流の関係がＩ
ｃ：３−Ｉｃ２＋１１となされるような電圧値に自動的
に設定されるのである。
トランジスタＱ４のエミッタ電流が減少し、それがカレ
ントミラー回路の入力側に供給される。それによってカ
レントミラー回路における入力側の電流Ｉｃ３が減少す
るが、カレントミラー回路の特性によりそれの出力側の
電流も入力側の電流と等しい電流になされるというよう
な動作を行なって、前記のＡ点の電圧は前記したトラン
ジスタＱ４の帰還作用により、前記の各電流の関係がＩ
ｃ：３−Ｉｃ２＋１１となされるような電圧値に自動的
に設定されるのである。
前記のような電流Ｉ ｃ３＝ Ｉ ｃ２＋ Ｉ １がカ
レントミラー回路に流れるときに、トランジスタＱ４に
流れる電流は、Ｉｃ３−ｌｃｌ−Ｉｃ２−Ｉｃｌ＋１１
となる。トランジスタＱ４のコレクタに接続されている
第２の電流源ＩＳ３の電流Ｉ２がｌ２＝ＩＩであると、
トランジスタＱ４の出力電流はＩｃ２−Ｉｃｌになり、
差動増幅回路への入力信号Ｖｉに対応した出力信号Ｖ
ｏ、すなわち、入力信号Ｖｉ）０のときにＩｃｌ ）
Ｉｃ２でＶｏ）Ｏ５入入力量Ｖｉ（０のときにＩｃ１（
Ｉｃ２でＶｏ＜Ｏの出力信号ＶｏがトランジスタＱ４の
コレクタに得られる。
レントミラー回路に流れるときに、トランジスタＱ４に
流れる電流は、Ｉｃ３−ｌｃｌ−Ｉｃ２−Ｉｃｌ＋１１
となる。トランジスタＱ４のコレクタに接続されている
第２の電流源ＩＳ３の電流Ｉ２がｌ２＝ＩＩであると、
トランジスタＱ４の出力電流はＩｃ２−Ｉｃｌになり、
差動増幅回路への入力信号Ｖｉに対応した出力信号Ｖ
ｏ、すなわち、入力信号Ｖｉ）０のときにＩｃｌ ）
Ｉｃ２でＶｏ）Ｏ５入入力量Ｖｉ（０のときにＩｃ１（
Ｉｃ２でＶｏ＜Ｏの出力信号ＶｏがトランジスタＱ４の
コレクタに得られる。
前記のようにトランジスタＱ４のコレクタに現われた出
力信号Ｖｏは、出力トランジスタＱ５のベース・エミッ
タ間を経由して出力端子３に電圧利得１で伝達されて、
出力端子３には出力信号ｖＯが出力される。
力信号Ｖｏは、出力トランジスタＱ５のベース・エミッ
タ間を経由して出力端子３に電圧利得１で伝達されて、
出力端子３には出力信号ｖＯが出力される。
また、電流駆動回路を構成しているトランジスタＱ７の
ベースはカレントミラー回路のダイオードに接続されて
いるが、ここで、前記のトランジスタＱ７のエミッタ接
合面積がダイオードＤの接合面積のＮ倍であるとすると
、トランジスタＱ７に流れる電流はカレントミラー回路
に流れる電流Ｉｃ３のＮ倍になる。そして、カレントミ
ラー回路に流れる電流１ｃ３は、既述のように入力電圧
Ｖｉにより変化するから、トランジスタＱ７に流れる電
流も入力電圧Ｖｉにより変化する。
ベースはカレントミラー回路のダイオードに接続されて
いるが、ここで、前記のトランジスタＱ７のエミッタ接
合面積がダイオードＤの接合面積のＮ倍であるとすると
、トランジスタＱ７に流れる電流はカレントミラー回路
に流れる電流Ｉｃ３のＮ倍になる。そして、カレントミ
ラー回路に流れる電流１ｃ３は、既述のように入力電圧
Ｖｉにより変化するから、トランジスタＱ７に流れる電
流も入力電圧Ｖｉにより変化する。
それで、前記したトランジスタＱ７のコレクタ電流は、
入力信号ＶｉがＶｉ ）０のときには減少し、入力信号
Ｖｉがｖｉ＜ｏのときには増加する。
入力信号ＶｉがＶｉ ）０のときには減少し、入力信号
Ｖｉがｖｉ＜ｏのときには増加する。
すなわち、入力信号ＶｊがＶｉ）０のときにはＡ点の電
圧が下降し、また、入力信号ＶｉがＶｉ（０のときには
Ａ点の電圧が上昇する。
圧が下降し、また、入力信号ＶｉがＶｉ（０のときには
Ａ点の電圧が上昇する。
これを、前記した出力信号Ｖｏに対応させてみると、入
力信号ＶｉがＶｉ）Ｏのときには出力信号ＶｏはＶｏ＞
０であり、このときのトランジスタＱ７の電流は減少し
ているので、トランジスタＱ５を経由して出力端子３か
ら負荷に向って電流を流し出す、前記とは逆に、入力信
号ＶｉがＶｉくＯのときには出力信号ＶｏはＶｏ＜０で
あり、このときのトランジスタＱ７の電流は増加してい
るので、出力端子３に負荷から電流を吸込むように作用
する。すなわち、出力段のトランジスタＱ５とＱ７とは
プッシュプル動作を行なっているのであるゆ （効果） 以上、詳細に説明したところから明らかなように、本発
明の出力増幅器は入力信号が供給されている差動増幅回
路における一方の出力側に入力側が接続されているカレ
ントミラー回路の出力側と。
力信号ＶｉがＶｉ）Ｏのときには出力信号ＶｏはＶｏ＞
０であり、このときのトランジスタＱ７の電流は減少し
ているので、トランジスタＱ５を経由して出力端子３か
ら負荷に向って電流を流し出す、前記とは逆に、入力信
号ＶｉがＶｉくＯのときには出力信号ＶｏはＶｏ＜０で
あり、このときのトランジスタＱ７の電流は増加してい
るので、出力端子３に負荷から電流を吸込むように作用
する。すなわち、出力段のトランジスタＱ５とＱ７とは
プッシュプル動作を行なっているのであるゆ （効果） 以上、詳細に説明したところから明らかなように、本発
明の出力増幅器は入力信号が供給されている差動増幅回
路における一方の出力側に入力側が接続されているカレ
ントミラー回路の出力側と。
前記した差動増幅回路の他方の出力側との接続点に第１
の電流源を接続し、また、前記したカレントミラー回路
の出力側と差動増幅回路の他方の出力側との接続点と前
記のカレントミラー回路の入力側との間にベースとエミ
ッタとを接続して、前記の接続点の電圧をカレントミラ
ー回路の入力側に帰還する帰還トランジスタのコレクタ
に第２の電流源を接続してなる電圧増幅段と、前記の電
圧増幅段における帰還トランジスタのコレクタにベース
が接続され、ベースが電圧駆動されるとともに、前記の
カレントミラー回路の電流に比例して応動する電流駆動
回路によりエミッタが電流駆動される出力トランジスタ
とを備え、前記の出力１−ランジスタのエミッタから出
力信号を得るようにした出力増幅器であって、電圧増幅
作用は帰還トランジスタＱ４の増幅段の１段で達成され
ていて。
の電流源を接続し、また、前記したカレントミラー回路
の出力側と差動増幅回路の他方の出力側との接続点と前
記のカレントミラー回路の入力側との間にベースとエミ
ッタとを接続して、前記の接続点の電圧をカレントミラ
ー回路の入力側に帰還する帰還トランジスタのコレクタ
に第２の電流源を接続してなる電圧増幅段と、前記の電
圧増幅段における帰還トランジスタのコレクタにベース
が接続され、ベースが電圧駆動されるとともに、前記の
カレントミラー回路の電流に比例して応動する電流駆動
回路によりエミッタが電流駆動される出力トランジスタ
とを備え、前記の出力１−ランジスタのエミッタから出
力信号を得るようにした出力増幅器であって、電圧増幅
作用は帰還トランジスタＱ４の増幅段の１段で達成され
ていて。
それの位相推移は小さく、また、出力段はＰＮＰ ）−
ランジスタを使用していないので位相推移は問題とはな
らず、したがって１本発明の出力増幅器によれば高周波
においても安定に動作する負帰還増幅器を容易に実現で
き。本発明により既述した従来の諸問題点は良好に解決
することができる。
ランジスタを使用していないので位相推移は問題とはな
らず、したがって１本発明の出力増幅器によれば高周波
においても安定に動作する負帰還増幅器を容易に実現で
き。本発明により既述した従来の諸問題点は良好に解決
することができる。
第１図は本発明の出力増幅器の実施例回路図、第２図は
出力増幅器の従来例の回路図である。 １．２・・・入力端子、３・・・出力端子、Ｑ１〜Ｑ１
２・・・トランジスタ、ｌ５Ｉ−丁Ｓ４・・・電流源、
Ｄ、ｒｌＪｌ。 Ｄ２・・・ダイオード、Ｒ２，Ｒ３・・・抵抗。
出力増幅器の従来例の回路図である。 １．２・・・入力端子、３・・・出力端子、Ｑ１〜Ｑ１
２・・・トランジスタ、ｌ５Ｉ−丁Ｓ４・・・電流源、
Ｄ、ｒｌＪｌ。 Ｄ２・・・ダイオード、Ｒ２，Ｒ３・・・抵抗。
Claims (1)
- 入力信号が供給されている差動増幅回路における一方の
出力側に入力側が接続されているカレントミラー回路の
出力側と、前記した差動増幅回路の他方の出力側との接
続点に第１の電流源を接続し、また、前記したカレント
ミラー回路の出力側と差動増幅回路の他方の出力側との
接続点と前記のカレントミラー回路の入力側との間にベ
ースとエミッタとを接続して、前記の接続点の電圧をカ
レントミラー回路の入力側に帰還する帰還トランジスタ
のコレクタに第２の電流源を接続してなる電圧増幅段と
、前記の電圧増幅段における帰還トランジスタのコレク
タにベースが接続され、ベースが電圧駆動されるととも
に、前記のカレントミラー回路の電流に比例して応動す
る電流駆動回路によりエミッタが電流駆動される出力ト
ランジスタとを備え、前記の出力トランジスタのエミッ
タから出力信号を得るようにした出力増幅器
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60176854A JPS6238011A (ja) | 1985-08-13 | 1985-08-13 | 出力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60176854A JPS6238011A (ja) | 1985-08-13 | 1985-08-13 | 出力増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6238011A true JPS6238011A (ja) | 1987-02-19 |
Family
ID=16020990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60176854A Pending JPS6238011A (ja) | 1985-08-13 | 1985-08-13 | 出力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6238011A (ja) |
-
1985
- 1985-08-13 JP JP60176854A patent/JPS6238011A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4540951A (en) | Amplifier circuit | |
| US5896063A (en) | Variable gain amplifier with improved linearity and bandwidth | |
| US5057788A (en) | 2-stage differential amplifier connected in cascade | |
| JP3697679B2 (ja) | 安定化電源回路 | |
| US4723111A (en) | Amplifier arrangement | |
| EP0160035B1 (en) | High efficiency igfet operational amplifier | |
| JPS6212692B2 (ja) | ||
| US4661781A (en) | Amplifier with floating inverting and non-inverting inputs and stabilized direct output voltage level | |
| US4607233A (en) | Push-pull amplifier circuit with stable class AB operation | |
| JPS6238011A (ja) | 出力増幅器 | |
| US4714897A (en) | Monolithically integratable signal amplifier stage with high output dynamics | |
| JPH04369105A (ja) | 増幅器 | |
| JPS6238010A (ja) | 出力増幅器 | |
| US4831337A (en) | Wideband amplifier | |
| US5909147A (en) | Amplifier having DC coupled gain stages | |
| JP3470835B2 (ja) | 演算増幅器 | |
| JP2653495B2 (ja) | 帰還制御増幅回路 | |
| JPH036022Y2 (ja) | ||
| JPS5921109A (ja) | 定電流出力特性を有するパワ−アンプ | |
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPH0258911A (ja) | 電力増幅回路 | |
| JPH11136048A (ja) | Ｂｔｌ増幅回路 | |
| SU1653129A1 (ru) | Составной транзистор | |
| JPH0212049B2 (ja) | ||
| JP2538239Y2 (ja) | 低周波増幅回路 |