JPS6238868B2 - - Google Patents
Info
- Publication number
- JPS6238868B2 JPS6238868B2 JP52083643A JP8364377A JPS6238868B2 JP S6238868 B2 JPS6238868 B2 JP S6238868B2 JP 52083643 A JP52083643 A JP 52083643A JP 8364377 A JP8364377 A JP 8364377A JP S6238868 B2 JPS6238868 B2 JP S6238868B2
- Authority
- JP
- Japan
- Prior art keywords
- charge
- channels
- electrode
- channel
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/40—Charge-coupled devices [CCD]
- H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes
- H10D44/452—Input structures
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
本発明は、電荷結合素子（charge coupled
device）の二つのチヤネルに相補形信号を生じさ
せる入力構造に関するものであり、そして特にそ
のような素子にトランスヴアーサルフイルタ
（transversal filter）を内蔵させて、演算増幅器
を組み合わせなくても済むようにした入力構造に
関する。
device）の二つのチヤネルに相補形信号を生じさ
せる入力構造に関するものであり、そして特にそ
のような素子にトランスヴアーサルフイルタ
（transversal filter）を内蔵させて、演算増幅器
を組み合わせなくても済むようにした入力構造に
関する。
IEEE Spectrumの1971年７月号第18〜27ペー
ジに、W.S.BoyleとG.E.Smithが「電荷結合素子
ーMIS構造素子への新しいアプローチ（Charge
−Coupled Device−Ａ New Approach to MIS
Device Structure）」と題する記事の中で新しい
情報処理構造、電荷結合素子（CCD）について
説明している。この素子は、半導体の表面に作ら
れたポテンシヤルの井戸の中に少数キヤリア電荷
を畜積し、制御電極にバイアス電圧をかけること
によつてこの電荷を該表面に沿つて転送し、これ
によつてポテンシヤルの井戸を移動させる。
ジに、W.S.BoyleとG.E.Smithが「電荷結合素子
ーMIS構造素子への新しいアプローチ（Charge
−Coupled Device−Ａ New Approach to MIS
Device Structure）」と題する記事の中で新しい
情報処理構造、電荷結合素子（CCD）について
説明している。この素子は、半導体の表面に作ら
れたポテンシヤルの井戸の中に少数キヤリア電荷
を畜積し、制御電極にバイアス電圧をかけること
によつてこの電荷を該表面に沿つて転送し、これ
によつてポテンシヤルの井戸を移動させる。
CCDに対して種々の用途が提案された。電荷
結合素子の応用に関する国際会議（International
Conference on the Application of Charge−
Coupled Devices）10月号の245−249ページの
「１個のCCD構造を使用したときの多重フイルタ
特性（Multiple Filter Characteristics Using
ａ Single CCD Structure）」と題するA.
Ibrahimらの記事の中で説明されているトランス
ヴアーサルフイルタとして、あるいはISSCC、
1975年２月号の152−153ページの「時分割りカー
シブ・フイルタのための双対差動アナログCCD
（Ａ Dual Differential Analog CCD For Time
−Shared Recursive Filters）」と題するD.A.
SealeおよびM.F.Tompsettの記事の中で説明さ
れているリカーシブ・フイルタとして利用でき
る。従来のこの形式の素子の一つの欠点は、サン
プリングされた信号の正および負の係数を生じさ
せるために各遅延段階で二つの電荷信号の引き算
をしなければならなかつたことである。これは、
一般に差動増幅器を利用して行なわれる。しか
し、この方法を成功させるためには、CCDと同
じチツプ上にMOST（金属酸化膜−シリコント
ランジスタ）の演算増幅器を集積化する必要があ
る。
結合素子の応用に関する国際会議（International
Conference on the Application of Charge−
Coupled Devices）10月号の245−249ページの
「１個のCCD構造を使用したときの多重フイルタ
特性（Multiple Filter Characteristics Using
ａ Single CCD Structure）」と題するA.
Ibrahimらの記事の中で説明されているトランス
ヴアーサルフイルタとして、あるいはISSCC、
1975年２月号の152−153ページの「時分割りカー
シブ・フイルタのための双対差動アナログCCD
（Ａ Dual Differential Analog CCD For Time
−Shared Recursive Filters）」と題するD.A.
SealeおよびM.F.Tompsettの記事の中で説明さ
れているリカーシブ・フイルタとして利用でき
る。従来のこの形式の素子の一つの欠点は、サン
プリングされた信号の正および負の係数を生じさ
せるために各遅延段階で二つの電荷信号の引き算
をしなければならなかつたことである。これは、
一般に差動増幅器を利用して行なわれる。しか
し、この方法を成功させるためには、CCDと同
じチツプ上にMOST（金属酸化膜−シリコント
ランジスタ）の演算増幅器を集積化する必要があ
る。
本発明は、CCDの二つのチヤネルに相補形電
荷を供給するための独特の入力構造にして、検出
された信号に荷重をかけることと、これらを直接
加算することを可能にし、したがつて差動増幅器
を必要としないで済ませる入力構造を提供する。
荷を供給するための独特の入力構造にして、検出
された信号に荷重をかけることと、これらを直接
加算することを可能にし、したがつて差動増幅器
を必要としないで済ませる入力構造を提供する。
本発明に従えば、多チヤネル電荷結合素子にし
て、電荷蓄積基板と、該基板上に設けられた絶縁
層と、印加されたクロツク電圧に応答して移動電
荷を該基板に沿つて順次に転送するのを制御する
ための該絶縁体上に設けられた複数個の電極をそ
れぞれ有している一対のチヤネルとから成る多チ
ヤネル電荷結合素子のための相補形入力構造が提
供される。該入力構造は、一定量の電荷が該基板
の中に隣接する電荷源から入るように制御するた
めに各チヤネルの頭部に隣接した位置で該絶縁体
上に設けられている共通入力電極を有する。さら
に該入力構造は、該共通入力電極に隣接して各チ
ヤネルの頭部に設けられていて、該一定量電荷の
うちの選択された割合の電荷を一方のチヤネルに
転送し、残りの電荷を他方のチヤネルに転送する
ために別々の制御信号にそれぞれ応答するように
なつている制御電極を有し、これによつて該他方
のチヤネルの電荷が該一方のチヤネル中の電荷と
相補的関係になるようになつている。
て、電荷蓄積基板と、該基板上に設けられた絶縁
層と、印加されたクロツク電圧に応答して移動電
荷を該基板に沿つて順次に転送するのを制御する
ための該絶縁体上に設けられた複数個の電極をそ
れぞれ有している一対のチヤネルとから成る多チ
ヤネル電荷結合素子のための相補形入力構造が提
供される。該入力構造は、一定量の電荷が該基板
の中に隣接する電荷源から入るように制御するた
めに各チヤネルの頭部に隣接した位置で該絶縁体
上に設けられている共通入力電極を有する。さら
に該入力構造は、該共通入力電極に隣接して各チ
ヤネルの頭部に設けられていて、該一定量電荷の
うちの選択された割合の電荷を一方のチヤネルに
転送し、残りの電荷を他方のチヤネルに転送する
ために別々の制御信号にそれぞれ応答するように
なつている制御電極を有し、これによつて該他方
のチヤネルの電荷が該一方のチヤネル中の電荷と
相補的関係になるようになつている。
更に、本発明に従うと、各チヤネルの中の選ば
れた電極がその下側を転送される電荷を所定の割
合に分割するためにチヤネルの長さ方向に沿つて
延びているギヤツプによつて分割されている。分
割された両電極のそれぞれの一方の部分は共通に
接続されていて、このために分割された電極の該
共通接続部分の下側にある全電荷が両チヤネルに
沿つて転送されるそれぞれの電荷の量と両チヤネ
ルにおける各電極の相対的分割との関数になつて
いる。
れた電極がその下側を転送される電荷を所定の割
合に分割するためにチヤネルの長さ方向に沿つて
延びているギヤツプによつて分割されている。分
割された両電極のそれぞれの一方の部分は共通に
接続されていて、このために分割された電極の該
共通接続部分の下側にある全電荷が両チヤネルに
沿つて転送されるそれぞれの電荷の量と両チヤネ
ルにおける各電極の相対的分割との関数になつて
いる。
以下、本発明の一実施例について添付図面を参
照しながら説明する。
照しながら説明する。
ここに説明する電荷結合素子を製造する場合
は、半導体の分野で良く知られている技術を利用
する。したがつて、この素子を製造する個々の段
階を詳細に説明することは不要であろう。しか
し、James J.Whiteの1974年１月29日付カナダ特
許第941072号には、ここに説明する素子の基本構
造である２重レベルポリシリコン電荷結合素子の
一製法が説明されている。また、添付図面中に示
された形は本発明の構成の一例にすぎないもので
あり、必ずしも寸法通りには描かれていないこと
は明らかであろう。
は、半導体の分野で良く知られている技術を利用
する。したがつて、この素子を製造する個々の段
階を詳細に説明することは不要であろう。しか
し、James J.Whiteの1974年１月29日付カナダ特
許第941072号には、ここに説明する素子の基本構
造である２重レベルポリシリコン電荷結合素子の
一製法が説明されている。また、添付図面中に示
された形は本発明の構成の一例にすぎないもので
あり、必ずしも寸法通りには描かれていないこと
は明らかであろう。
以下の詳細な説明と添付図面では、素子の個々
の要素には基本的な参照番号が付されている。同
じ列の中に繰り返して現われる要素を区別する必
要のあるときは、基本番号にさらに参照文字が付
されている。一般に、説明は基本番号だけに触れ
ている。
の要素には基本的な参照番号が付されている。同
じ列の中に繰り返して現われる要素を区別する必
要のあるときは、基本番号にさらに参照文字が付
されている。一般に、説明は基本番号だけに触れ
ている。
第１図および第２図について説明すると、二相
電荷結合素子はｐ形シリコン製の電荷蓄積基板１
０を有し、この基板上には種々の厚さになつた二
酸化シリコン（SiO2）製絶縁層１１が設けられて
いる。絶縁層１１上では、ポリシリコン製の細長
い上側電極１２および下側電極１３が、隣り合う
電極どうしが重なり合うように、横方向に交互に
並んで、電極の列を形成している。後に明らかに
なるように、下側電極１３は蓄積制御電極として
機能し、上側電極１２はよく知られた方法で転送
ゲートとして機能する。
電荷結合素子はｐ形シリコン製の電荷蓄積基板１
０を有し、この基板上には種々の厚さになつた二
酸化シリコン（SiO2）製絶縁層１１が設けられて
いる。絶縁層１１上では、ポリシリコン製の細長
い上側電極１２および下側電極１３が、隣り合う
電極どうしが重なり合うように、横方向に交互に
並んで、電極の列を形成している。後に明らかに
なるように、下側電極１３は蓄積制御電極として
機能し、上側電極１２はよく知られた方法で転送
ゲートとして機能する。
この実施例では、下側電極１３は、電極１３
Ａ，１３Ｂ，１３Ｃ，１３Ｄ，１３Ｅ，１３Ｊ，
１３Ｋ，１３Ｌ，１３Ｍ，１３Ｒ，１３Ｖ，１３
Ｗ，１３Ｘ，１３Ｙ及び１３Ｚを含み、上方電極
１２は、電極１２Ａ，１２Ｂ，１２Ｃ，１２Ｄ，
１２Ｅ，１２Ｒ，１２Ｖ，１２Ｗ，１２Ｘ，１２
Ｙ及び１２Ｚを含む。
Ａ，１３Ｂ，１３Ｃ，１３Ｄ，１３Ｅ，１３Ｊ，
１３Ｋ，１３Ｌ，１３Ｍ，１３Ｒ，１３Ｖ，１３
Ｗ，１３Ｘ，１３Ｙ及び１３Ｚを含み、上方電極
１２は、電極１２Ａ，１２Ｂ，１２Ｃ，１２Ｄ，
１２Ｅ，１２Ｒ，１２Ｖ，１２Ｗ，１２Ｘ，１２
Ｙ及び１２Ｚを含む。
第１図、第２図及び第４図に示すように、二酸
化シリコン製絶縁層１１はチヤネル１５Ａおよび
１５Ｂによつて構成されるゲート酸化物領域１５
を含んでいて、この領域の下側を一束の電荷が、
電極１２および１３に供給されたクロツク電圧に
よる制御のもとに、該列に沿つてｎチヤネルにな
つて転送される。
化シリコン製絶縁層１１はチヤネル１５Ａおよび
１５Ｂによつて構成されるゲート酸化物領域１５
を含んでいて、この領域の下側を一束の電荷が、
電極１２および１３に供給されたクロツク電圧に
よる制御のもとに、該列に沿つてｎチヤネルにな
つて転送される。
下側電極１３は、全て電荷蓄積基板１０上の絶
縁層１１中に配置されている。ゲート酸化物領域
１５においては、下側電極１３と電荷蓄積基板１
０との間の絶縁層１１の厚さは全て同じであり、
例えば、約1100Åである。即ち、下側電極１３
は、全て同一平面内にある。上側電極１２は、全
て絶縁層１１上に配置されている。ゲート酸化物
領域１５においては、上側電極１１と電荷蓄積基
板１０との間の絶縁層１１の厚さは全て同じであ
り、例えば、約3000Åである。即ち、上側電極１
２も、全て同一平面内にある。第２図に示した通
り、下側電極１３と上側電極１２とは、交互に配
置されている。このため、電極（下側電極１３及
び上側電極１２）と基板１０との間の絶縁層１１
の厚さは、交互に厚くなり薄くなる。これらの電
極の周囲のより厚い部分はフイールド酸化物領域
２６として形成され、充分な厚さ（約1.2μｍ）
を有するので、その直下にある基板１０の部分
は、電極１２および１３にクロツク電圧を供給し
たときにこれの応答して反転（inversion）を生
じることはない。したがつて少数キヤリア電荷
は、ゲート酸化物領域１５に隣接した基板１０の
部分に沿つて運搬されるだけである。
縁層１１中に配置されている。ゲート酸化物領域
１５においては、下側電極１３と電荷蓄積基板１
０との間の絶縁層１１の厚さは全て同じであり、
例えば、約1100Åである。即ち、下側電極１３
は、全て同一平面内にある。上側電極１２は、全
て絶縁層１１上に配置されている。ゲート酸化物
領域１５においては、上側電極１１と電荷蓄積基
板１０との間の絶縁層１１の厚さは全て同じであ
り、例えば、約3000Åである。即ち、上側電極１
２も、全て同一平面内にある。第２図に示した通
り、下側電極１３と上側電極１２とは、交互に配
置されている。このため、電極（下側電極１３及
び上側電極１２）と基板１０との間の絶縁層１１
の厚さは、交互に厚くなり薄くなる。これらの電
極の周囲のより厚い部分はフイールド酸化物領域
２６として形成され、充分な厚さ（約1.2μｍ）
を有するので、その直下にある基板１０の部分
は、電極１２および１３にクロツク電圧を供給し
たときにこれの応答して反転（inversion）を生
じることはない。したがつて少数キヤリア電荷
は、ゲート酸化物領域１５に隣接した基板１０の
部分に沿つて運搬されるだけである。
チヤネル１５Ａ及び１５Ｂの頭部には移動電荷
またはキヤリヤのn+拡散源２０がある。これに
続いて転送ゲート１２Ｒと両チヤネル１５Ａ及び
１５Ｂに共通な、最初の蓄積電極１３Ｒとがあ
る。この共通電極１３Ｒにすぐ隣接して、各チヤ
ネル１５Ａおよび１５Ｂの中にはそれぞれ制御電
極１２Ａおよび１２Ｖがある。これらの電極１２
Ｒ、１３Ｒ、１２Ａおよび１２Ｖは、チヤネル１
５Ａ及び１５Ｂの中の他の電極とは違つて、後述
するように別々のクロツクによつて制御される。
またはキヤリヤのn+拡散源２０がある。これに
続いて転送ゲート１２Ｒと両チヤネル１５Ａ及び
１５Ｂに共通な、最初の蓄積電極１３Ｒとがあ
る。この共通電極１３Ｒにすぐ隣接して、各チヤ
ネル１５Ａおよび１５Ｂの中にはそれぞれ制御電
極１２Ａおよび１２Ｖがある。これらの電極１２
Ｒ、１３Ｒ、１２Ａおよび１２Ｖは、チヤネル１
５Ａ及び１５Ｂの中の他の電極とは違つて、後述
するように別々のクロツクによつて制御される。
さらに、一つおきの蓄積電極１３がチヤネル１
５Ａおよび１５Ｂの長さ方向に沿つたギヤツプが
形成されていて、２つの部分１３Ｂと１３Ｊ、１
３Ｌと１３Ｗ等に分割されている。分割された電
極の内側にある方の部分１３Ｊ、１３Ｋ、１３Ｌ
および１３Ｍは共通に接続されていることがわか
る。これらの分割された電極は、チヤネル１５Ａ
および１５Ｂに沿つて転送されるアナログ電荷の
大きさを非破壊検出する際の荷重係数を生じる。
５Ａおよび１５Ｂの長さ方向に沿つたギヤツプが
形成されていて、２つの部分１３Ｂと１３Ｊ、１
３Ｌと１３Ｗ等に分割されている。分割された電
極の内側にある方の部分１３Ｊ、１３Ｋ、１３Ｌ
および１３Ｍは共通に接続されていることがわか
る。これらの分割された電極は、チヤネル１５Ａ
および１５Ｂに沿つて転送されるアナログ電荷の
大きさを非破壊検出する際の荷重係数を生じる。
第１図および第２図では、クロツクドライブは
参照文字φ１、φ２、φs、φs1およびφs2で表わ
されている。これらのクロツクドライブは第３図
に示すような電圧波形を有する。これらの図を参
照すると、時刻t1にクロツクドライブφ１および
φsが高くなり、電子から成る移動電荷が電荷源
２０から、一定基準電圧ＶRRをかけられている蓄
積電極１３Ｒの下側に転送される。基準電圧ＶRR
は、二つのチヤネル１５Ａおよび１５Ｂのための
事実上の電荷源として機能する前以つて選択され
た大きさの電荷ＱRRを電極１３Ｒの下側に生じる
ように選ばれる。時刻t2にはφsは低くなり、φs1
が高くなる。この信号φs1は直流バイアス電圧Ｖ
Bと交流信号Ｖsとを合成したものであつて、たと
えば転送線（図示されていない）から来る。電極
１３Ａがすでに時刻t1にクロツクφ１によつて高
い状態にドライブされているので、クロツクφs1
の制御下にある信号は、電荷のうちの前以つて選
択された部分ＱRsを畜積電極１３Ａの下側に転送
する。
参照文字φ１、φ２、φs、φs1およびφs2で表わ
されている。これらのクロツクドライブは第３図
に示すような電圧波形を有する。これらの図を参
照すると、時刻t1にクロツクドライブφ１および
φsが高くなり、電子から成る移動電荷が電荷源
２０から、一定基準電圧ＶRRをかけられている蓄
積電極１３Ｒの下側に転送される。基準電圧ＶRR
は、二つのチヤネル１５Ａおよび１５Ｂのための
事実上の電荷源として機能する前以つて選択され
た大きさの電荷ＱRRを電極１３Ｒの下側に生じる
ように選ばれる。時刻t2にはφsは低くなり、φs1
が高くなる。この信号φs1は直流バイアス電圧Ｖ
Bと交流信号Ｖsとを合成したものであつて、たと
えば転送線（図示されていない）から来る。電極
１３Ａがすでに時刻t1にクロツクφ１によつて高
い状態にドライブされているので、クロツクφs1
の制御下にある信号は、電荷のうちの前以つて選
択された部分ＱRsを畜積電極１３Ａの下側に転送
する。
時刻t3には、φs1が低くなり、φs2が高くな
る。このために転送ゲート１２Ｖに充分な電圧が
かかり、電極１３Ｒの下側にある電荷の残りの部
分が、すでに高い状態にドライブされている蓄積
電極１３Ｖの下側に転送される。したがつて、電
極１３Ｖの下側に蓄積された電荷ＱRR−ＱRsは電
極１３Ａの下側に蓄積された電荷と相補的関係に
なる。時刻t4にはクロツクφ２が高くなり、それ
に続いてクロツクφ１が低くなる。このために電
極１３Ａおよび１３Ｖの下側にある電荷は、よく
知られている通りに分割された電極１３Ｂ、１３
Ｊ、１３Ｌおよび１３Ｗの下側に転送される。
る。このために転送ゲート１２Ｖに充分な電圧が
かかり、電極１３Ｒの下側にある電荷の残りの部
分が、すでに高い状態にドライブされている蓄積
電極１３Ｖの下側に転送される。したがつて、電
極１３Ｖの下側に蓄積された電荷ＱRR−ＱRsは電
極１３Ａの下側に蓄積された電荷と相補的関係に
なる。時刻t4にはクロツクφ２が高くなり、それ
に続いてクロツクφ１が低くなる。このために電
極１３Ａおよび１３Ｖの下側にある電荷は、よく
知られている通りに分割された電極１３Ｂ、１３
Ｊ、１３Ｌおよび１３Ｗの下側に転送される。
分割された電極の各部分にかけられている電圧
の大きさは同じであるから、電荷は各電極の相対
的長さに従つて両者の間で分けられる。
の大きさは同じであるから、電荷は各電極の相対
的長さに従つて両者の間で分けられる。
電極１３Ｊ、１３Ｌ、１３Ｋおよび１３Ｍの下
側にある全電荷の相対的大きさは、前述したA.
Ibrahimらの論文中に記述されているような非破
壊検査技術を使用して、浮遊ゲート検出回路１６
によつて監視される。
側にある全電荷の相対的大きさは、前述したA.
Ibrahimらの論文中に記述されているような非破
壊検査技術を使用して、浮遊ゲート検出回路１６
によつて監視される。
CCDトランスヴアーサルフイルタの代表的応
用例では、直流バイアス電圧ＶBに重ね合わされ
た交流信号Ｖsがクロツクφs1を介してゲート電
極１２Ａにかけられて、蓄積電極１３Ｒの下側に
前以つて蓄積されている電荷ＱRRのうちの前以つ
て選択された部分ＱRsを電極１３Ａの下側に転送
する。次に、この電荷の補数ＱRR−ＱRsがクロツ
クφs2による制御のもとに蓄積電極１３Ｖの下側
に転送される。次に、両電荷がクロツクφ１およ
びφ２による制御のもとにチヤネル１５Ａおよび
１５Ｂに沿つて同時に転送される。分割された各
電極１３の相対的長さによつて、ここで荷重係数
が決定される。分割された種々の蓄積電極１３の
下側における電荷を繰り返して非破壊サンプリン
グして、これらの出力を回路１６の中で加算する
ことによつて、電極１７の出力が得られる。この
出力は、両チヤネル１５Ａおよび１５Ｂに沿つて
転送される電荷の大きさと、電極の分割位置によ
つて決まる荷重係数に比例している。チヤネル１
５Ａに沿つて転送される電荷の補数がチヤネル１
５Ｂに沿つて転送されるので、検出された信号は
差動増幅器を必要とせずに直接加算してよい。こ
のようにすると、電極１７上の検出された信号上
に直流オフセツトを生じるが、これは検出回路１
６の中で容易に除去される。
用例では、直流バイアス電圧ＶBに重ね合わされ
た交流信号Ｖsがクロツクφs1を介してゲート電
極１２Ａにかけられて、蓄積電極１３Ｒの下側に
前以つて蓄積されている電荷ＱRRのうちの前以つ
て選択された部分ＱRsを電極１３Ａの下側に転送
する。次に、この電荷の補数ＱRR−ＱRsがクロツ
クφs2による制御のもとに蓄積電極１３Ｖの下側
に転送される。次に、両電荷がクロツクφ１およ
びφ２による制御のもとにチヤネル１５Ａおよび
１５Ｂに沿つて同時に転送される。分割された各
電極１３の相対的長さによつて、ここで荷重係数
が決定される。分割された種々の蓄積電極１３の
下側における電荷を繰り返して非破壊サンプリン
グして、これらの出力を回路１６の中で加算する
ことによつて、電極１７の出力が得られる。この
出力は、両チヤネル１５Ａおよび１５Ｂに沿つて
転送される電荷の大きさと、電極の分割位置によ
つて決まる荷重係数に比例している。チヤネル１
５Ａに沿つて転送される電荷の補数がチヤネル１
５Ｂに沿つて転送されるので、検出された信号は
差動増幅器を必要とせずに直接加算してよい。こ
のようにすると、電極１７上の検出された信号上
に直流オフセツトを生じるが、これは検出回路１
６の中で容易に除去される。
浮遊ゲート検出回路は半導体増幅器を利用して
いるが、これらの増幅器は、CCDを作るときと
同様にMOS（金属−酸化膜−シリコン）技術を
利用して作られる。また、ｎ形シリコン基板上に
ｐチヤネル技術を利用することによつて全体構造
を作ることもできる。
いるが、これらの増幅器は、CCDを作るときと
同様にMOS（金属−酸化膜−シリコン）技術を
利用して作られる。また、ｎ形シリコン基板上に
ｐチヤネル技術を利用することによつて全体構造
を作ることもできる。
第１図は、本発明に従つた入力構造を含んでい
る双チヤネル電荷結合素子の平面図である。第２
図は、第１図の線−に沿つた断面図である。
第３図は、第１図および第２図に示す素子にかけ
られる種々のクロツク電圧の代表的波形を示す。
第４図は、第１図の線−に沿つた断面図であ
る。 １０……基板、１１……絶縁層、１２……転送
ゲート用電極、１３……蓄積制御電極、１５……
ゲート酸化物領域、１６……浮遊ゲート検出回
路、２０……電荷源。
る双チヤネル電荷結合素子の平面図である。第２
図は、第１図の線−に沿つた断面図である。
第３図は、第１図および第２図に示す素子にかけ
られる種々のクロツク電圧の代表的波形を示す。
第４図は、第１図の線−に沿つた断面図であ
る。 １０……基板、１１……絶縁層、１２……転送
ゲート用電極、１３……蓄積制御電極、１５……
ゲート酸化物領域、１６……浮遊ゲート検出回
路、２０……電荷源。
Claims (1)
- 【特許請求の範囲】 １ 電荷蓄積基板と、 該基板上に設けられた絶縁層と、 印加されたクロツク電圧に応答して、その長さ
方向に沿つて移動電荷を順次に転送するのを制御
する、該絶縁層上に設けられた複数個の電極を
各々が有する一対のチヤネルと、 隣接する電荷源から一定量の電荷が入るように
制御する、該一対のチヤンネルの各々の頭部に隣
接して配置されている共通入力電極とを具備し、 該一対のチヤネルの各々が、該共通入力電極に
並置して配置され且つ別々の制御信号にそれぞれ
応答して上記一定量の電荷のうち選択された量の
電荷を一方のチヤネルに転送し残りの電荷を他方
のチヤネルに転送する制御電極を有し、 該一対のチヤネルの各々の少なくとも１つの電
極が、該チヤネルの長さ方向に沿つて延びている
ギヤツプによつて不連続な２つの部分に分割され
ており、 該２つの部分が、該チヤネルの各々を転送され
る上記一定量の電荷のうち選択された量の電荷又
は残りの電荷を、該２つの部分のそれぞれの長さ
の比率に従つて分割し、 該２つの部分のそれぞれの一方が相互に接続さ
れており、 これによつて、上記相互に接続されている部分
の下側に転送される電荷の総量が、該一対のチヤ
ネルのそれぞれを沿つて転送される電荷の量と該
一対のチヤネルの各々の該２つの部分の長さの比
率との関数である ことを特徴とする電荷結合素子。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CA258,768A CA1076700A (en) | 1976-08-10 | 1976-08-10 | Complementary input structure for charge coupled device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5320871A JPS5320871A (en) | 1978-02-25 |
| JPS6238868B2 true JPS6238868B2 (ja) | 1987-08-20 |
Family
ID=4106620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8364377A Granted JPS5320871A (en) | 1976-08-10 | 1977-07-14 | Complementary input structure for charge coupled element |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPS5320871A (ja) |
| CA (1) | CA1076700A (ja) |
| DE (1) | DE2734366A1 (ja) |
| FR (1) | FR2361748A1 (ja) |
| NL (1) | NL7706624A (ja) |
| SE (1) | SE7709026L (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01240437A (ja) * | 1988-03-08 | 1989-09-26 | Toyo Kogei Kogyo:Kk | レトルト食品用容器及びその製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2936731A1 (de) * | 1979-09-11 | 1981-04-02 | Siemens AG, 1000 Berlin und 8000 München | Integrierte schaltung mit zwei ctd-anordnungen |
| NL8501702A (nl) * | 1985-06-13 | 1987-01-02 | Philips Nv | Ladingsgekoppelde inrichting. |
-
1976
- 1976-08-10 CA CA258,768A patent/CA1076700A/en not_active Expired
-
1977
- 1977-06-16 NL NL7706624A patent/NL7706624A/xx not_active Application Discontinuation
- 1977-07-14 JP JP8364377A patent/JPS5320871A/ja active Granted
- 1977-07-29 DE DE19772734366 patent/DE2734366A1/de active Pending
- 1977-08-09 SE SE7709026A patent/SE7709026L/xx unknown
- 1977-08-10 FR FR7724610A patent/FR2361748A1/fr not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01240437A (ja) * | 1988-03-08 | 1989-09-26 | Toyo Kogei Kogyo:Kk | レトルト食品用容器及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1076700A (en) | 1980-04-29 |
| JPS5320871A (en) | 1978-02-25 |
| DE2734366A1 (de) | 1978-02-16 |
| FR2361748A1 (fr) | 1978-03-10 |
| NL7706624A (nl) | 1978-02-14 |
| SE7709026L (sv) | 1978-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3999082A (en) | Charge coupled amplifier | |
| US4099197A (en) | Complementary input structure for charge coupled device | |
| US5477070A (en) | Drive transistor for CCD-type image sensor | |
| JPS6041463B2 (ja) | ダイナミツク記憶装置 | |
| JPH084136B2 (ja) | 電荷転送装置 | |
| US4939560A (en) | Charge transfer device | |
| JPS6238868B2 (ja) | ||
| JPS61198676A (ja) | 半導体集積回路装置 | |
| US4086609A (en) | Double split-electrode for charge transfer device | |
| JPH08330573A (ja) | 電荷転送装置 | |
| JP2950387B2 (ja) | 電荷結合装置 | |
| US5204989A (en) | Charge sensing device | |
| JP3055635B2 (ja) | 電荷結合素子 | |
| JPS5847868B2 (ja) | デンカテンソウソシ | |
| CA1080355A (en) | Double split-electrode for charge transfer device | |
| JPS6251505B2 (ja) | ||
| JP2723054B2 (ja) | 電荷転送素子 | |
| JP2723063B2 (ja) | 電荷転送装置 | |
| JPS6032359B2 (ja) | 電荷転送デバイス | |
| JPH01103872A (ja) | 固体撮像装置 | |
| JPH06216162A (ja) | Ｈｃｃｄ | |
| JPH04369187A (ja) | Ｃｃｄ固体撮像素子 | |
| JPH04369230A (ja) | 電荷結合装置 | |
| JP2885160B2 (ja) | 電荷転送装置及びその製造方法 | |
| JPH01283870A (ja) | 電荷転送装置 |