JPS6238870B2 - - Google Patents

Info

Publication number
JPS6238870B2
JPS6238870B2 JP93077A JP93077A JPS6238870B2 JP S6238870 B2 JPS6238870 B2 JP S6238870B2 JP 93077 A JP93077 A JP 93077A JP 93077 A JP93077 A JP 93077A JP S6238870 B2 JPS6238870 B2 JP S6238870B2
Authority
JP
Japan
Prior art keywords
conductivity type
region
type semiconductor
semiconductor layer
type conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP93077A
Other languages
English (en)
Other versions
JPS5386184A (en
Inventor
Kazutoshi Nagano
Kosei Kajiwara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP93077A priority Critical patent/JPS5386184A/ja
Publication of JPS5386184A publication Critical patent/JPS5386184A/ja
Publication of JPS6238870B2 publication Critical patent/JPS6238870B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Description

【発明の詳細な説明】 本発明は能動領域の底面が絶縁物で形成された
半導体装置およびその製造方法に関する。
MOS形半導体装置では寄生MOS効果を防止す
る目的と高集積化を計る目的あるいは配線の段部
での断線を防止する目的で基板内に埋置されたフ
イールド酸化硅素膜を用いている。基板内に埋置
されたフイールド酸化硅素膜の製造方法として、
厚い酸化硅素膜を低温度で短時間に形成できかつ
平坦な表面が得られるという利点をいかして、多
孔質シリコン分離法が提案されている。
第1図A〜Eに従来の多孔質シリコン分離法を
用いたMOS形半導体装置の製造工程図を示す。
101はP形シリコン基板、105,106はそ
れぞれソース,ドレーン領域、110は多孔質シ
リコン、111はフイールド酸化硅素膜である。
多孔質分離法の一例を説明するとまず第1図A
に示すようにP形シリコン基板101の主表面に
酸化硅素膜102を形成し、通常のフオトエツチ
ングによりソース105、ドレーン106の拡散
窓103,104を開孔する。次いで通常の熱拡
散法により、N形不純物拡散層のソース105、
ドレーン106を形成する。
次に前記酸化硅素膜102を除去した後、第1
図Bに示すようにゲート領域107に窒化硅素膜
108を選択的に被着する。
次いで上記基板101を弗化水素酸水溶液中で
陽極処理し、第1図Cに示すようにフイールド領
域109に選択的に多孔質シリコン110を形成
する。このときソース,ドレーンの外側の基板1
01の一部が多孔質化される。
次に上記基板101を酸化性雰囲気中で熱処理
し、第1図Dに示すように多孔質シリコン110
を酸化硅素膜111に変質させる。
次いで、公知の方法によりゲート酸化硅素膜1
12を形成し、ソース105、ドレーン106の
コンタクト窓113,114を開孔し、ゲート電
極116、ソース電極115、ドレーン電極11
6を形成し、第1図Eに示すMOS形半導体装置
が製造される。
かかる従来の方法によつて得られたMOS形半
導体装置においては複数のMOS形半導体素子が
同一平面上に形成されるため、各素子間の耐圧を
十分に大きくできないという欠点があつた。この
方法において、酸化硅素膜111はソース,ドレ
ーンの周囲には形成されるものの、その下部には
存在せず、さらに耐圧を向上させるには限度があ
つた。
すなわち、第1図の方法では多孔質シリコンを
ソースおよびドレーンの下部領域に形成するのは
困難であつた。というのは多孔質シリコンの基板
の厚さ方向に対する横方向形成速度は基板裏面に
電極を形成して多孔質化を行なつた場合、0.8倍
程度であるので、ソースおよびドレーンの下部領
域を多孔質シリコンにするには、非常に深く多孔
質シリコンを形成しなければならないからであ
る。たとえばソース領域の端からドレーン領域の
端までを30μmとすると、必要な多孔質シリコン
の膜厚は約20μmとなり、多孔質シリコンを絶縁
物化する際基板に反りやクラツクが発生し、実際
に素子を形成するのは困難であつた。
本発明はN形導電形半導体基板上に形成された
P形導電形半導体層の所定領域を多孔質化するこ
とにより、表面を保護膜で覆われている前記P形
導電形半導体層の下部領域も多孔質化され、かつ
多孔質化領域の深さは前記N形導電形半導体基板
と前記P形導電形半導体層の境界にほぼ定まつて
しまうという発明者らの実験結果により提案され
たものである。
本発明により得られた半導体装置では各素子間
が多孔質化領域あるいはその絶縁物により互いに
電気的に分離されているので、各素子間の耐圧を
十分に大きくすることが可能である。
以下図面に従つて本発明を詳細に説明する。
第2図は本発明によるMOS形半導体装置の一
実施例における製造工程図である。
まずN形導電形半導体基板201を準備し、第
2図Aに示すように前記N形導電形半導体基板2
01の主表面上に前記基板201と逆導電形のP
形導電形半導体層202をたとえばエピタキシヤ
ル成長により形成する。次いで第2図Bに示すよ
うに前記P形導電形半導体層202上に熱酸化法
により酸化硅素膜203を形成し、通常のフオト
エツチング法によりソースおよびドレーン形成用
の拡散窓204,205を開口する。
次に通常の熱拡散法により、前記基板201と
同一導電形のソース206、ドレーン207を形
成し、第2図Cを得る。次いで前記酸化硅素膜2
03を除去し、ゲート領域208上を少なくとも
覆つて耐電解質被膜たとえば窒化硅素膜209を
第2図Dに示すように被着する。
次に前記基板220を電解液たとえば弗化水素
酸水溶液に浸漬し、陽極処理を行なつて、第2図
Eに示すようにゲート領域211を除いた前記P
形導電形半導体層202を多孔質化し、多孔質シ
リコン210を形成する。前記多孔質化は通常の
陽極処理あるいは光を照射して陽極処理をするこ
とによりなされる。多孔質シリコンの形成深さが
前記N形導電形半導体基板201と前記P形導電
形半導体層202の境界まで達すると、前記N形
導電形半導体基板201内には多孔質化がほとん
ど進行しないので、その後は多孔質化は横方向に
のみ進行し、第2図Eに示すようにゲート領域2
11を除いて前記P形導電形半導体層202はす
べて多孔質シリコン210に変わる。
次に酸化性雰囲気中で前記多孔質シリコン21
0を熱処理し第2図Fに示すように前記多孔質シ
リコン210を酸化硅素膜212に変質させる。
その後、ゲート酸化硅素膜213を公知の方法に
より形成し、ソース206、ドレーン207の電
極窓を開口し、ソース電極214、ゲート電極2
15、ドレーン電極216を形成し、第2図Gに
示すMOS形半導体層が製造される。
前記多孔質シリコン210の熱処理は酸化性雰
囲気中とは限定されず、アンモニアガス雰囲気中
の熱処理により前記多孔質シリコンを窒化硅素膜
としても良いが、酸化性雰囲気中の熱処理により
酸化硅素膜とした方が、得られた半導体装置の電
気的特性上および安定性上あるいは製造工程上好
ましい。
以上の実施例ではゲート領域211下の領域も
すべて多孔質シリコンにしたが、第3図に示すよ
うにゲート領域211の下の領域の一部に第2導
電形半導体層202を多孔質化せずに残しておい
ても、従来よりは耐圧が向上する。なお第3図中
の記号は第2図Gと同様である。
また前記実施例では半導体基板としては、多孔
質化すべきP形導電形半導体層と逆導電形のN形
導電形半導体基板を用いたが、前記基板は上記導
電形に限定されるものではない。多孔質シリコン
をソースあるいはドレーンの底部領域に横方向に
進行すれば良く、それ故前記P形導電形半導体層
の多孔質シリコン形成速度に比して、小さい多孔
質シリコン形成速度を有する半導体基板を用いれ
ば良い。よつて前記半導体基板としては高比抵抗
のP形導電形半導体基板を用いることも可能であ
る。
なお本発明はMOS形半導体装置のみに限定さ
れるものではなく、MIS形半導体装置にも同様に
して適用され得る。また前記実施例におけるゲー
ト領域211内を多孔質シリコン形成前あるいは
形成後にソースおよびドレーンと同一導電形でか
つ低濃度のN形導電形半導体層とし、前記低濃度
N形導電形半導体層内にP形導電形を有するゲー
ト領域を形成することにより、接合形電界効果ト
ランジスタにも適用され得る。
以上のように、本発明によれば、半導体装置に
おいてさらに耐圧の向上をはかることができ、半
導体装置の作成に寄与するものである。
【図面の簡単な説明】
第1図A〜Eは従来法によるMOS形半導体装
置の製造工程図、第2図A〜Gは本発明の一実施
例によるMOS形半導体装置の製造工程図、第3
図は同他の実施例によるMOS形半導体装置を示
した図である。 201……N形導電形半導体基板、202……
P形導電形半導体層、206,207……N形ソ
ース,ドレーン、210……多孔質シリコン、2
11……ゲート領域、213……ゲート酸化硅素
膜。

Claims (1)

  1. 【特許請求の範囲】 1 N形導電形半導体基板上に単結晶半導体層よ
    りなる島領域および絶縁物の形成された絶縁物領
    域を有し、前記島領域内にはN形導電形半導体層
    よりなるソースおよびドレイン領域と前記ソース
    およびドレイン領域の間にゲート領域を有し、前
    記ゲート領域の底部領域の少なくとも一部を除い
    て前記ソースおよびドレイン領域の底部領域に絶
    縁物を有していることを特徴とする半導体装置。 2 単結晶半導体層がP形導電形半導体層である
    ことを特徴とする特許請求の範囲第1項記載の半
    導体装置。 3 N形導電形半導体基板上にP形導電形半導体
    層を形成する工程と、前記P形導電形半導体層の
    表面にN形導電形半導体層よりなるソースおよび
    ドレイン領域を形成する工程と、ソース・ドレイ
    ン間のゲート領域を除いた前記P形導電形半導体
    層の前記ソースおよびドレイン領域の底部領域全
    部および前記ゲート領域の下部領域の少なくとも
    一部を除いた領域を多孔質化する工程と、前記多
    孔質化領域を絶縁物化する工程と、前記ゲート領
    域のP形導電形半導体層の表面にゲート絶縁膜を
    形成する工程と、前記ゲート絶縁膜上にゲート電
    極を形成する工程とを備えたことを特徴とする半
    導体装置の製造方法。
JP93077A 1977-01-07 1977-01-07 Semiconductor device and its production Granted JPS5386184A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP93077A JPS5386184A (en) 1977-01-07 1977-01-07 Semiconductor device and its production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP93077A JPS5386184A (en) 1977-01-07 1977-01-07 Semiconductor device and its production

Publications (2)

Publication Number Publication Date
JPS5386184A JPS5386184A (en) 1978-07-29
JPS6238870B2 true JPS6238870B2 (ja) 1987-08-20

Family

ID=11487394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP93077A Granted JPS5386184A (en) 1977-01-07 1977-01-07 Semiconductor device and its production

Country Status (1)

Country Link
JP (1) JPS5386184A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5743468A (en) * 1981-06-29 1982-03-11 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and manufacture thereof

Also Published As

Publication number Publication date
JPS5386184A (en) 1978-07-29

Similar Documents

Publication Publication Date Title
US4072975A (en) Insulated gate field effect transistor
US4043848A (en) Method of fabrication of insulated gate field effect semiconductor devices
KR870006673A (ko) 자기정열된 쌍극성트랜지스터 구조의 제조공정
US5952679A (en) Semiconductor substrate and method for straightening warp of semiconductor substrate
JPH07249770A (ja) 半導体装置及びその製造方法
US3977017A (en) Multi-channel junction gated field effect transistor and method of making same
JPS63157475A (ja) 半導体装置及びその製造方法
JPH05299658A (ja) 半導体装置及びその製造方法
JPH0369166A (ja) Mos型半導体素子の製造方法
JPS6227744B2 (ja)
JPS6238870B2 (ja)
JPS6228591B2 (ja)
JPS59977B2 (ja) 絶縁ゲ−ト型集積回路
JPH04107840U (ja) 半導体装置
JPS63166271A (ja) Mis型半導体装置の製造方法
JPS5831730B2 (ja) 半導体装置の製造方法
JPS59168675A (ja) 半導体装置の製法
JPH0637323A (ja) 縦型mosfet装置とその製造方法
JPS6041876B2 (ja) 絶縁ゲ−ト型電界効果トランジスタの製造方法
JPS5942979B2 (ja) 半導体装置の製造方法
JPS6155249B2 (ja)
JPH0128507B2 (ja)
JPH0239091B2 (ja)
KR810000754B1 (ko) 절연게이트형 전계효과 트랜지스터
JPS59214263A (ja) 二重拡散形絶縁ゲ−ト電界効果トランジスタ