JPS6238881B2 - - Google Patents
Info
- Publication number
- JPS6238881B2 JPS6238881B2 JP54057264A JP5726479A JPS6238881B2 JP S6238881 B2 JPS6238881 B2 JP S6238881B2 JP 54057264 A JP54057264 A JP 54057264A JP 5726479 A JP5726479 A JP 5726479A JP S6238881 B2 JPS6238881 B2 JP S6238881B2
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- power amplifier
- electrode
- integrated power
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Waveguides (AREA)
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は電力増幅装置の調整方法、とくにモノ
リシツク集積化電力増幅装置の調整方法に関す
る。
リシツク集積化電力増幅装置の調整方法に関す
る。
ここ数年来、半導体素子（ダイオード、トラン
ジスタ等）は、高周波化の一途をたどり周波数
20GHz程度で働く増幅素子も開発されてきた。
この様な能動素子の高周波化に伴い、能動素子と
周辺回路（インピーダンス整合回路等）とを同一
の基板上に形成する、いわゆるモノリシツク集積
化技術も最近注目されている。
ジスタ等）は、高周波化の一途をたどり周波数
20GHz程度で働く増幅素子も開発されてきた。
この様な能動素子の高周波化に伴い、能動素子と
周辺回路（インピーダンス整合回路等）とを同一
の基板上に形成する、いわゆるモノリシツク集積
化技術も最近注目されている。
モノリシツク集積化電力増幅装置の最も良い例
が、GaAsシヨツトキー障壁ゲート型電界効果ト
ランジスタ（以下GaAs SBFETと略す）を入出
力インピーダンス整合回路を同一の高抵抗性
GaAs基板上に形成したGaAsモノリシツク集積化
電力増幅装置であろう。この場合には、インピー
ダンス整合回路の形成にもGaAs SBFETの素子
技術が応用される。
が、GaAsシヨツトキー障壁ゲート型電界効果ト
ランジスタ（以下GaAs SBFETと略す）を入出
力インピーダンス整合回路を同一の高抵抗性
GaAs基板上に形成したGaAsモノリシツク集積化
電力増幅装置であろう。この場合には、インピー
ダンス整合回路の形成にもGaAs SBFETの素子
技術が応用される。
該入出力インピーダンス整合回路は能動素子例
えばGaAs SBFETの入出力インピーダンスから
理論的に設計されるが、実際に増幅器を製作して
みると、必ずしも設計通りの特性がなかなか得ら
れず、どうしても回路を調整（トリミング）する
必要があつた。従来の調整方法として、整合回路
がアルミナ基板上に形成されていたときと同様に
ストリツプ線路の近傍にトリミング用の小さい電
極を多数個設け、必要に応じてそれらをストリツ
プ線路にボンデイングワイアで連結することが行
なわれる。しかしながら通常モノリシツク集積化
の対象となる10GHz以上の増幅装置に於ては前
記トリミング用の小さい電極も極めて小さく、ワ
イアボンデイング作業も難しくなり、かつボンデ
イングワイアのインダクタンスも効いてくるので
回路調整は極めて困難であつた。
えばGaAs SBFETの入出力インピーダンスから
理論的に設計されるが、実際に増幅器を製作して
みると、必ずしも設計通りの特性がなかなか得ら
れず、どうしても回路を調整（トリミング）する
必要があつた。従来の調整方法として、整合回路
がアルミナ基板上に形成されていたときと同様に
ストリツプ線路の近傍にトリミング用の小さい電
極を多数個設け、必要に応じてそれらをストリツ
プ線路にボンデイングワイアで連結することが行
なわれる。しかしながら通常モノリシツク集積化
の対象となる10GHz以上の増幅装置に於ては前
記トリミング用の小さい電極も極めて小さく、ワ
イアボンデイング作業も難しくなり、かつボンデ
イングワイアのインダクタンスも効いてくるので
回路調整は極めて困難であつた。
本発明は以上のことにかんがみてなされたもの
であり、その目的とするところは、モノリシツク
集積化電力増幅装置の最も好ましいモノリシツク
集積化電力増幅装置の調整方法を提供することに
ある。
であり、その目的とするところは、モノリシツク
集積化電力増幅装置の最も好ましいモノリシツク
集積化電力増幅装置の調整方法を提供することに
ある。
本発明によれば、高抵抗性基板表面に能動素子
およびマイクロストリツプ線路よりなる入出力イ
ンピーダンス整合回路が形成されてなるモノリシ
ツク集積化電力増幅装置の調整方法において、前
記モノリシツク集積化電力増幅装置の特性を測定
しながら、前記マイクロストリツプ線路の近傍の
前記高抵抗性基板の表面をエツチングすることに
より前記入出力整合回路を調整することを特徴と
するモノリシツク集積化電力増幅装置の調整方法
が得られる。
およびマイクロストリツプ線路よりなる入出力イ
ンピーダンス整合回路が形成されてなるモノリシ
ツク集積化電力増幅装置の調整方法において、前
記モノリシツク集積化電力増幅装置の特性を測定
しながら、前記マイクロストリツプ線路の近傍の
前記高抵抗性基板の表面をエツチングすることに
より前記入出力整合回路を調整することを特徴と
するモノリシツク集積化電力増幅装置の調整方法
が得られる。
次に本発明による回路調整方法の原理を簡単に
説明する。第１図Ａは、高抵抗性GaAs基板１１
の裏面全面にメタライズを施し、アース電極１２
とし表面に帯状の電極１３を設けたマイクロスト
リツプ線路の斜視図を示す。マイクロストリツプ
線路の特性インピーダンスは基板の誘電率
（GaAs基板の場合、比誘電率は約12.5）と基板厚
みＨと、電極の幅Ｗから決まり、例えば50Ωの特
性インピーダンスを得るためにはＷ／Ｈを約0.75
とすればよい（但しGaAs基板の場合）。しかしな
がら実際に作つたマイクロストリツプ線路の特性
インピーダンスが50Ωより小さかつたり、あるい
は、回路調整上50Ωより大きい特性インピーダン
スが必要になつた場合には、第１図Ｂに示すよう
に電極（ストリツプ線路）の近傍１４をエツチン
グしてやればよい。何故ならば、電極の近傍をエ
ツチングすれば、電極端が基板よりも誘電率の小
さい空気と接するため、電極と裏面との間のフリ
ンジング容量が顕しく減少し、特性インピーダン
スの増大をもたらすからである。
説明する。第１図Ａは、高抵抗性GaAs基板１１
の裏面全面にメタライズを施し、アース電極１２
とし表面に帯状の電極１３を設けたマイクロスト
リツプ線路の斜視図を示す。マイクロストリツプ
線路の特性インピーダンスは基板の誘電率
（GaAs基板の場合、比誘電率は約12.5）と基板厚
みＨと、電極の幅Ｗから決まり、例えば50Ωの特
性インピーダンスを得るためにはＷ／Ｈを約0.75
とすればよい（但しGaAs基板の場合）。しかしな
がら実際に作つたマイクロストリツプ線路の特性
インピーダンスが50Ωより小さかつたり、あるい
は、回路調整上50Ωより大きい特性インピーダン
スが必要になつた場合には、第１図Ｂに示すよう
に電極（ストリツプ線路）の近傍１４をエツチン
グしてやればよい。何故ならば、電極の近傍をエ
ツチングすれば、電極端が基板よりも誘電率の小
さい空気と接するため、電極と裏面との間のフリ
ンジング容量が顕しく減少し、特性インピーダン
スの増大をもたらすからである。
次に第２図Ａは、ストリツプ線路（帯状電極）
１３とアース電極１２との間に集中定数容量（ギ
ヤツプ容量）を設けた回路であり、両者の間の静
電容量は第２図Ｂのようにその間隙２１をエツチ
ングし掘り込むことにより減少できる。
１３とアース電極１２との間に集中定数容量（ギ
ヤツプ容量）を設けた回路であり、両者の間の静
電容量は第２図Ｂのようにその間隙２１をエツチ
ングし掘り込むことにより減少できる。
以上は最も一般的な２つの場合（第１図、第２
図）を例にとつて本発明の原理を述べたが、次に
本発明の具体的を実施例を示す。
図）を例にとつて本発明の原理を述べたが、次に
本発明の具体的を実施例を示す。
第３図は、GaAs SBFET３１の入出力端にイ
ンダクタンスＬとキヤパシタンスＣよりなる低域
通過フイルタ型のインピーダンス整合回路を付加
した電力増幅装置の回路図、第４図は第３図に示
した電力増幅回路を高抵抗性GaAs基板上１１に
モノリシツク集積化したときの平面模式図であ
る。第４図に於て、３２はGaAs SBFETの動作
領域となる島状（メサ状）のｎ型GaAs結晶層
（例えばキヤリア密度10 17／cm3、厚み0.25μｍ）
であり３３，３４，３５はGaAs SBFETのソー
ス、ゲート、ドレインの各電極である。１３は高
抵抗性GaAs基板１１の表面に形成されたストリ
ツプ線路、３６は集中定数インダクタンス、３７
は第２図に示した集中定数容量である。図におい
て例えば、集中定数容量（ギヤツプ容量）３７の
容量値を減らしたい場合には、その間隙部を例え
ば硫酸H2SO4、過酸化水素H2O2、水H2Oの混合
液からなるGaAsエツチング液（例えばH2SO4：
H2O：H2O2＝３：１：１）を用いてエツチング
すればよい。エツチング深さは、外部からのイン
ピーダンスをチエツクしながら除々に深くしてい
く。またストリツプ線路の特性インピーダンス３
６を増したい場合には、その部分のストリツプ線
路の近傍を上と同様な手段でエツチングすればよ
い。
ンダクタンスＬとキヤパシタンスＣよりなる低域
通過フイルタ型のインピーダンス整合回路を付加
した電力増幅装置の回路図、第４図は第３図に示
した電力増幅回路を高抵抗性GaAs基板上１１に
モノリシツク集積化したときの平面模式図であ
る。第４図に於て、３２はGaAs SBFETの動作
領域となる島状（メサ状）のｎ型GaAs結晶層
（例えばキヤリア密度10 17／cm3、厚み0.25μｍ）
であり３３，３４，３５はGaAs SBFETのソー
ス、ゲート、ドレインの各電極である。１３は高
抵抗性GaAs基板１１の表面に形成されたストリ
ツプ線路、３６は集中定数インダクタンス、３７
は第２図に示した集中定数容量である。図におい
て例えば、集中定数容量（ギヤツプ容量）３７の
容量値を減らしたい場合には、その間隙部を例え
ば硫酸H2SO4、過酸化水素H2O2、水H2Oの混合
液からなるGaAsエツチング液（例えばH2SO4：
H2O：H2O2＝３：１：１）を用いてエツチング
すればよい。エツチング深さは、外部からのイン
ピーダンスをチエツクしながら除々に深くしてい
く。またストリツプ線路の特性インピーダンス３
６を増したい場合には、その部分のストリツプ線
路の近傍を上と同様な手段でエツチングすればよ
い。
ここで本発明による調整方法を適用するに当つ
て留意すべき点を述べる。まず、前述のごとく本
方法に於てはインピーダンス、容量はある方向に
しか調整できない（特性インピーダンスは大きく
は出来るが小さくは出来ないし、前記集中定数容
量は小さくは出来るが、大きくは出来ない）。そ
こで実際に回路パターンを設定するに当つては、
そのことを見込んで例えば、特性インピーダンス
は小さめに、容量は大きめに設定する必要があ
る。
て留意すべき点を述べる。まず、前述のごとく本
方法に於てはインピーダンス、容量はある方向に
しか調整できない（特性インピーダンスは大きく
は出来るが小さくは出来ないし、前記集中定数容
量は小さくは出来るが、大きくは出来ない）。そ
こで実際に回路パターンを設定するに当つては、
そのことを見込んで例えば、特性インピーダンス
は小さめに、容量は大きめに設定する必要があ
る。
また、トリミングを行う必要のある部分、即ち
エツチングを施したい部分のみ露出させ、他の部
分は例えばSiO2膜で覆つておくことが必要であ
ることは言うまでもない。
エツチングを施したい部分のみ露出させ、他の部
分は例えばSiO2膜で覆つておくことが必要であ
ることは言うまでもない。
このような若干の制約はあるけれども本発明に
よる調整方法に於ては(1)回路中の微小な部分を精
度良くトリミングできる、(2)装置を放熱体にマウ
ントし、入出力のワイアボンデイング等を終えた
あとでも適用できる、(3)機械的な力を加えないの
で他の部分を損傷することがない等の多くの利点
を有しており、モノリシツク集積化電力増幅装置
の調整方法としては最適である。
よる調整方法に於ては(1)回路中の微小な部分を精
度良くトリミングできる、(2)装置を放熱体にマウ
ントし、入出力のワイアボンデイング等を終えた
あとでも適用できる、(3)機械的な力を加えないの
で他の部分を損傷することがない等の多くの利点
を有しており、モノリシツク集積化電力増幅装置
の調整方法としては最適である。
第１図Ａ，Ｂ、第２図Ａ，Ｂは本発明の原理を
説明するための図であり、第３図は本発明の一実
施例を示す回路図、第４図は第３図をモノリシツ
ク集積化した平面模式図を示す。図において１
１：高抵抗性GaAs基板、１２：アース電極、１
３：帯状電極、１４：ストリツプ線路の近傍、２
１：電極間の間隙、３１：GaAs SBFET、３
２：ｎ型GaAs結晶層、３３：ソース電極、３
４：ゲート電極、３５：ドイレン電極、３６：集
中定数インダクタ、３７：集中定数容量を示す。
説明するための図であり、第３図は本発明の一実
施例を示す回路図、第４図は第３図をモノリシツ
ク集積化した平面模式図を示す。図において１
１：高抵抗性GaAs基板、１２：アース電極、１
３：帯状電極、１４：ストリツプ線路の近傍、２
１：電極間の間隙、３１：GaAs SBFET、３
２：ｎ型GaAs結晶層、３３：ソース電極、３
４：ゲート電極、３５：ドイレン電極、３６：集
中定数インダクタ、３７：集中定数容量を示す。
Claims (1)
- １ 高抵抗性半導体基板表面に能動素子およびマ
イクロストリツプ線路よりなる入出力インピーダ
ンス整合回路が形成されてなるモノリシツク集積
化電力増幅装置の調整方法において、前記モノリ
シツク集積化電力増幅装置の特性を測定しなが
ら、前記マイクロストリツプ線路の近傍の前記高
抵抗性半導体基板の表面をエツチングすることに
より前記入出力インピーダンス整合回路を調整す
ることを特徴とするモノリシツク集積化電力増幅
装置の調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5726479A JPS55149503A (en) | 1979-05-10 | 1979-05-10 | Adjusting method for monolithic integrated electric power amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5726479A JPS55149503A (en) | 1979-05-10 | 1979-05-10 | Adjusting method for monolithic integrated electric power amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55149503A JPS55149503A (en) | 1980-11-20 |
| JPS6238881B2 true JPS6238881B2 (ja) | 1987-08-20 |
Family
ID=13050658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5726479A Granted JPS55149503A (en) | 1979-05-10 | 1979-05-10 | Adjusting method for monolithic integrated electric power amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55149503A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57150960U (ja) * | 1981-03-17 | 1982-09-22 | ||
| JPS5821902A (ja) * | 1981-07-30 | 1983-02-09 | Murata Mfg Co Ltd | ストリツプラインの製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS529319Y2 (ja) * | 1972-06-22 | 1977-02-26 | ||
| JPS50151445A (ja) * | 1974-05-24 | 1975-12-05 |
-
1979
- 1979-05-10 JP JP5726479A patent/JPS55149503A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55149503A (en) | 1980-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3986196A (en) | Through-substrate source contact for microwave FET | |
| US4016643A (en) | Overlay metallization field effect transistor | |
| JPS59123270A (ja) | モノリシツク回路 | |
| US4646028A (en) | GaAs monolithic medium power amplifier | |
| JPH01158801A (ja) | マイクロストリップライン | |
| JPS5915083Y2 (ja) | ＧａＡｓシヨツトキ−バリアゲ−ト電界効果トランジスタ電力増幅装置 | |
| JPS5892277A (ja) | 電界効果トランジスタの製造方法 | |
| JP2000277530A (ja) | 半導体装置及びその製造方法 | |
| JP2000101067A (ja) | 半導体装置および集積回路装置 | |
| JPS5838939B2 (ja) | 集積回路 | |
| JPH0228335A (ja) | モノリシック集積回路素子の製造方法 | |
| JPS5892270A (ja) | ＧａＡｓマイクロ波モノリシツク集積回路装置 | |
| JP2878049B2 (ja) | 高周波用トランジスタ | |
| JP3168969B2 (ja) | 電界効果トランジスタおよび集積回路、電界効果トランジスタあるいは集積回路の製造方法 | |
| JPS62128561A (ja) | 半導体装置 | |
| JP3488833B2 (ja) | 電界効果トランジスタの形成方法 | |
| JP3281204B2 (ja) | 配線構造及びそのバイヤホール形成方法 | |
| JPH0249733Y2 (ja) | ||
| JPH079980B2 (ja) | 半導体装置の製造方法 | |
| JPH10200312A (ja) | マイクロ波集積回路 | |
| JPS60134483A (ja) | 半導体装置 | |
| JPH06318805A (ja) | 高周波半導体装置 | |
| JPS61172376A (ja) | 半導体装置 | |
| JP3093230B2 (ja) | 半導体集積回路 | |
| JPS6080243A (ja) | 半導体装置およびその製造方法 |