JPS6238918A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔座業上の利用分野〕 この発明は、同一のハードウェアで性能の異なる複数の
モデルを実現するためのマシンサイクル制＠部ケ有する
データ処理装置に関するものである。

〔従来の技術〕

従来、同一のハードウェアで性能の異なる複数のモデル
を実現する場合は、基本クロックの周波数を切り換える
ように構成するのが一般的であった。このようなデータ
処理装置のマシンサイクル制御部のブロック図を第ｖ図
に示す。

図において、（／ａ）け−のモデルＡを実現するための
水晶発振器、（ｌｂ）は他のモデルＢを実現するための
水晶発振器、（２ａ）はマシンサイクルコントローラ、
（Ａａ）及び（６ｂ）はモデルｍ別−ｘインチである。

第５図は水晶発振器（／ａ）又は（ｌｂ）の出力による
基本クロックと、この基本タロツクを入力したマシンサ
イクルコントローラ〔２ａ）が出力するマシンサイクル
クロックの関係を示すタイミングチャートである。本例
では基本クロックリサイクルで／マシンサイクルとなる
ように、マシンサイクルコントローラ（コａ）で制御さ
れる場合を示している。

次に第を図を用いて第４図のマシンサイクル制御部の動
作について説明する。例えば、モデルＡとして動作させ
るときは、モデル識別スイッチ（Ａａ）ｅオンにし、モ
デル識別スイッチ（Ａｂ）’にオフにすることにより、
モデルＡ用の水晶発振器（／ａ）の出力が基本クロック
（７，２）としてマシンサイクルコントローラ（２ａ）
に入力され、マシンサイクルクロック（／３）ｆ出力す
る。

一方、モデルＢとして動作させるときは、モデル識別ス
イッチ（４ａ）會オフにし、モデル識別スイッチ（６ｂ
）をオンにすることによ郵、モデルＢ用の水晶発振器（
ｌｂ）の出力が基本クロック（ハ）としてマシンサイク
ロコントローラ（コａ）に入力され、マシンサイクルク
ロック（／、！；）ｌｔ比出力る。

第Ｓ図では、モデルＡ用の基本クロック埼波数がモデル
Ｂの基本クロック周波数よル高い場合を示しており、し
たがって、モデルＡの／マシンサイクルはモデルＢの７
マシンサイクルよシ短くなシ、モデルＡがより高性能な
モデルとして実現されていることを示す。

〔発明が解決しようとする問題点〕

従来のデータ処理装置は以上のように構成されているの
で。

／）出荷試験を行う［ｉたっては用意されている全ての
基本クロック周波数について試験を実施する必要があ夛
、試験時間が増加する。

２）絶対時間全生成する必要のあるタイマ回路等につい
ては、基本クロックが変動するので、これを用いて回路
を構成することができず、別個に専用のクロック回路を
持つ必要があ夛、ハードウェア量が増加する。

３）また、タイマ回路等については、基本クロックと非
同期で動作することになるので、データのやりとりに関
し、同期回路が必要となり、ハードウェア量が増加する
。

などの間Ｎ府があった。

この発明は前記のような間稙点を解決するためになされ
たもので、基本クロック周波数を変更せずに／マシンサ
イクルの長さを可変にすることができ、これによって同
一のハードウェアで性能の異なる複数のモデルを実現し
たデータ処理装置＃ｔを提供することを目的としている
。

〔問題点を解決するための手段〕

この発明に係るデータ処理装置は、マシンサイクルｆｌ
ｒｌｌ　１１部に基本の／マシンサイクルに付加してマ
シンサイクルクロックを形成すべきダξ−の基本クロッ
ク数をマイクロ命令とモデル識別スイッチとにより生成
して記憶テーブルを用い、この記憶テーブルにより上記
ダミーの基本クロック数がクロツクコントロールカウン
タにロードされる。

また、７つの水晶発振器が設けられており、これよシ与
えられる基本クロックによりクロツクコントロールカウ
ンタの内容を参照してマシンサイクルクロックを生成す
るマシンサイクルコントローラを含んでいる。

〔作　用〕

この発明におけるデータ処理装置のマシンサイクル制御
部は、基本の／マシンサイクルの一定のタイミングで、
記憶テーブルから読み出さハてクロックコントロールカ
ラ／りにロードされたダミーの基本クロック数（ｉｌｔ
！ＩＮ定数）がゼロになるまで基本クロックをダミーサ
イクルとして付加し。

基本のｌマシンサイクルと付加したダミーサイクルを加
えた時間を実質的なｌマシンサイクルとするもので、記
憶テーブルの内容’Ｉｋｆ更することにより、若しくは
、モデル識別スイッチへの設定値を変更することにより
、基本クロック周波数を変更せずに７マシンサイクルの
長さを任意に変更できるようにしたものである。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図は、この発明の一実施例を示すデータ処理装置のマシ
ンサイクル制御部のブロック図である。図において、（
１）は水晶発振器、（２）はマシンサイクルコントロー
ラ、（３）はクロックコントロールカウンタ、　（４’
ｌはクロックコントロールカウンタ（３）にロードする
直を保持する記憶テーブルであり。

例えば、ＲＯＭ又はＲＡＭで構成される。（ｊｌはマイ
クロプログラム制菌方式を採用するデータ処理装置のｌ
マシンサイクルにおける動作全指示するマイクロ命令で
、その一部のフィールド（図示例けＣフィールド）が記
憶テーブル（ｕｌの入力となる。（６）は記憶テーブル
（ｕｌの入力となるモデル識別スイッチである。

第２図は、記憶テーブル（ダ）に記憶されるデータの一
例であり、ｌマシンサイクルを構成する基本クロック数
を決定するために用いられる。この記憶テーブルの各エ
ントリの内容を基本クロック数制菌定数という。

第５図は−・この発明の詳細な説明するためのタイミン
グチャートであり１図において、〔７）は水晶発振器（
ハが出力する基本クロック、（ざ）はマシンサイクルコ
ントローラ（２）が出力するマシンサイクルクロック、
（９）はクロックコントロールカウンタの出力信号、（
１０）はマシンサイクルコントローラ（２＋内部で生成
して使用されるダミーサイクル信号。

（ｉ／）ｕマシンサイクルコントローラ（２）内部で生
成して使用されるマシンサイクルスタート信号。

である。

次に第５図のタイミングチャートを用いて１本発明の動
作について説明する。本実施例では、基本の７マシンサ
イクルクロツク（＆）はＩｔ　Ｔ　、　Ｉｔ　、　＠　
Ｔ　、　：“ＴＪ″＃　＠ＴＥ″　の各タイミングに分
割され、ｌマシンサイクルは、前記“ＴＥ“に同期して
制御されるものとして説明する。また、＠Ｔｏ”＋”　
Ｔ／“、”ｒ、”。

＠ＴＢ”の各タイミングは、基本クロック（り）に同期
して制御されるものとする。

マシンサイクルクロック（ｇ）の＠　Ｔ、ｍタイミング
の終りで、記憶テーブル（４’ｌから読み出されたｌマ
シンサイクルに付加してマシンサイクルクロックを形成
すべきダミーの基本クロック教訓間定数ｎをクロックコ
ントロールカウンタ（，７１にロードする。

次に、マシンサイクルクロック（ｆｆｌの−ＩＴＨ″タ
イミングで、クロックコントロールカウンタ（Ｊｌの内
容がマシンサイクルコントローラ（２）で調べられ。

そのカウント値がゼロでなければ＠ｒｒ＋ＩＣ”タイミ
ングの終りでダミーサイクル信号（１０）？有意（図示
例では低レベル）にし、ダミーサイクルに入る。

ダミーサイクル信号（／（７）が有意の間は、タイミン
グ制ａｔ−除くハードウェアの動作は全て停止させられ
る。

ダミーサイクル信号（１０）が有意であるという条件で
、前記クロックコントロールカウンタ（３）は基本クロ
ック（ワ）に同期してその内容をデクリメントする。ク
ロックコントロールカウンタ（３）の内容をデクリメン
トした結果その内容がゼロではでないとマシンサイクル
コントローラＣλ）で判断されればダミーサイクル信号
（ｆｆｌの有意レベルを継続し、その内容がゼロになる
とマシンサイクルの起動を制（財）するマシンサイクル
スタート係号（／／）’ｉ有意（図示例では高レベル）
にする。そして、マシンサイクルスタート信号（／／）
が有意レベルであるという条件で、基本クロック（７）
の立上りに同期してマシンサイクルクロック（７１の１
Ｔｏ″タイミングをセットすると共に、ダミーサイクル
信号「１０）及びマシンサイクルスタート信号Ｃ／／）
をリセットしてマシンサイクルクロック（６）全再開す
る。

上記、クロックコントロールカウンタ（３）へのロード
は次のように行なう。すなわち、カウンタ値を決定する
記憶テーブル（り）は、マイクロ命令（３１のフィール
ドの一部とモデル識別スイッチ（６）の設定値をアドレ
ス入力とし１例えば、第一図に示した変換テーブルのよ
うに、各フィールド毎に、及びモデル識別スイッチの設
定内容毎にカウンタ値を決定し、出力する。この出力値
が夕日ツクコントロールカウンタ（３）にロードされる
。

なお、記憶テーブル（４Ｉ）は１例えば、ＲＯＭ又はＲ
ＡＭで構成されるが、何れの場合も、その内容を薔き替
えることにより、各モデルに最適の／マシンサイクル時
間に調整することができ、更に、記憶テーブル（す）が
ＲＡＭで構成される場合は、動的にその内容を変更する
ことができるので／マシンサイクル時間の調整が簡単に
できるという利点がある。

〔発明の効果〕

以上の様に、この発明によれば、基本のマシンサイクル
に付加すべきダミーサイクルの基本クロック数を記憶テ
ーブルによって任意に設定できるようにし、ダミーサイ
クル中は、ハードウェア各部の動作を停止せしめること
によりノ・−ドウエア各部の動作を側聞するタイミング
を変更することなく実質的なマシンサイクルタイムを任
意に設定できるように構成したので、同一のハードウェ
アで性能の異なる複数のモデルを容易に実現でき。

また、各モデルを完全に一つのハードウェアとして取扱
えるので、製造、試験、保守等を一元的に行えるという
利点がある。更に、基本クロックの周波数は、各モデル
によって変更されないので。

タイマ回路等は基本クロックを使用して実現でき。

したがって、少ないハードウェア量でデータ処理装置全
構成することができるという効果がある。

ｌＡ　　口面の簡単な説明 第１図は、この発明の一実施例を示すデータ処理装置の
マシンサイクル制脚部のブロック図、第一図ハ、／マシ
ンサイクルの基本クロック数を決定する記憶テーブルの
一例を示す図、第５図は、この発明に係るデータ処理装
置のマン／クロック制＠部の動作を説明するためのタイ
ミングチャート図、第Ｖ図は、従来のデータ処理装置の
マシンサイクル制脚部を示すブロック図、第Ｓ図は、従
来のデータ処理装置の基本クロックとマシンサイクルク
ロックの関係を示すタイばングチャート図。

である。

図において、（１）は水晶発振器、（２）はマシンサイ
クルコントローラ、　（，７１は夕日ツクコントロール
カウンタ、（り）は記憶テーブル、（Ｓ）はマイクロ命
令。

（４）ｄモデル識別スイッチである。

マイクロ命を 熱４図 篤５図 →時間 基・

Claims (6)

【特許請求の範囲】
1. （１）基本の１マシンサイクルに付加してマシンサイク
   ルクロックを形成すべきダミーの基本クロック数をマイ
   クロ命令とモデル識別スイッチとにより生成して記憶す
   る手段、該手段により上記ダミーの基本クロック数がロ
   ードされるクロックコントロールカウンタ、１つの水晶
   発振器から与えられる基本クロックにより上記クロック
   コントロールカウンタの内容を参照して上記マシンサイ
   クルクロックを生成するマシンサイクルコントローラと
   、を備えたマシンサイクル制御部を有するデータ処理装
   置。
2. （２）上記手段はＲＯＭである特許請求の範囲第１項記
   載のデータ処理装置。
3. （３）上記手段はＲＡＭである特許請求の範囲第１項記
   載のデータ処理装置。
4. （４）上記マシンコントローラは、上記クロックコント
   ロールカウンタにおけるダミーの基本クロック数をデク
   リメントし、そのカウント値が零になつたときマシンサ
   イクルスタート信号を生成することにより上記基本マシ
   ンサイクルを再開させるものである特許請求の範囲第１
   項記載のデータ処理装置。
5. （５）上記マシンサイクルコントローラは、上記デクリ
   メント中、その他の動作を停止するとともにその出力を
   維持するものである特許請求の範囲第４項記載のデータ
   処理装置。
6. （６）上記マイクロ命令は、その一部のフィールドが用
   いられる特許請求の範囲第１項又は第５項に記載のデー
   タ処理装置。