JPS6239068A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6239068A JPS6239068A JP60178921A JP17892185A JPS6239068A JP S6239068 A JPS6239068 A JP S6239068A JP 60178921 A JP60178921 A JP 60178921A JP 17892185 A JP17892185 A JP 17892185A JP S6239068 A JPS6239068 A JP S6239068A
- Authority
- JP
- Japan
- Prior art keywords
- film
- films
- electrode
- gate electrode
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関するものであって、
ＴＰＴの製造に適用して最適なものである。
ＴＰＴの製造に適用して最適なものである。
本発明は、半導体装置の製造方法において、絶縁性基板
上にソース電極及びドレイン電極を形成する工程と、上
記ソース電極及び上記ドレイン電極のそれぞれが部分的
に露出した状態で上記ソース電極及び上記ドレイン電極
にまたがる半導体層を上記絶縁性基板上に形成する工程
と、上記半導体層上にゲート絶縁膜を介してゲート電極
を形成する工程と、エネルギービームを照射することに
より上記半導体層を結晶化させる工程とをそれぞれ具備
させることにより、チャネル領域が単結晶の半導体で構
成された、特性の優れた半導体装置を製造することがで
きるようにしたものである。
上にソース電極及びドレイン電極を形成する工程と、上
記ソース電極及び上記ドレイン電極のそれぞれが部分的
に露出した状態で上記ソース電極及び上記ドレイン電極
にまたがる半導体層を上記絶縁性基板上に形成する工程
と、上記半導体層上にゲート絶縁膜を介してゲート電極
を形成する工程と、エネルギービームを照射することに
より上記半導体層を結晶化させる工程とをそれぞれ具備
させることにより、チャネル領域が単結晶の半導体で構
成された、特性の優れた半導体装置を製造することがで
きるようにしたものである。
従来、絶縁性基板上にＴＰＴ等の半導体装置を作製する
場合、チャネル領域はアモルファスＳｔまたは単結晶Ｓ
ｔ等により構成していた。
場合、チャネル領域はアモルファスＳｔまたは単結晶Ｓ
ｔ等により構成していた。
しかしながら、これらのアモルファスＳｉまたは単結晶
Ｓｉによりチャネル領域を構成したＴＰＴは移動度等が
小さく、バルクＳｔにより構成したデバイスに比べて特
性が著しく劣るものであった。
Ｓｉによりチャネル領域を構成したＴＰＴは移動度等が
小さく、バルクＳｔにより構成したデバイスに比べて特
性が著しく劣るものであった。
本発明は、従来技術が有する上述のような欠点を是正し
た半導体装置の製造方法を提供することを目的とする。
た半導体装置の製造方法を提供することを目的とする。
本発明に係る半導体装置の製造方法は、絶縁性基板（例
えば表面に５ｉｆｔ膜２が形成されたガラス基板１）上
にソース電極（例えばＭＯ膜’３ａ及びｎ゛型ａＳｉ：
Ｈ膜４ａから成るソース電極５）及びドレイン電極（
例えばＭＯ膜３ｂ及びｎ゛型ａ−Ｓｉ：Ｈ膜４ｂから成
るドレイン電極６）を形成する工程と、上記ソース電極
及び上記ドレイン電極のそれぞれが部分的に露出した状
態で」二記ソース電極及び上記ドレイン電極にまたがる
半導体層（例えばａ −５ｉ ： Ｈ膜７）を上記絶縁
性基板上に形成する工程と、上記半導体層上にゲート絶
縁膜（例えばＳｉＯ□膜８）を介してゲート電極（例え
ばＭｏから成るゲート電極１０）を形成する工程と、エ
ネルギービーム（例えばＸｅＣｌエキシマ−レーザーに
よるレーザー光１１）を照射することにより上記半導体
層を結晶化させる工程とをそれぞれ具備している。
えば表面に５ｉｆｔ膜２が形成されたガラス基板１）上
にソース電極（例えばＭＯ膜’３ａ及びｎ゛型ａＳｉ：
Ｈ膜４ａから成るソース電極５）及びドレイン電極（
例えばＭＯ膜３ｂ及びｎ゛型ａ−Ｓｉ：Ｈ膜４ｂから成
るドレイン電極６）を形成する工程と、上記ソース電極
及び上記ドレイン電極のそれぞれが部分的に露出した状
態で」二記ソース電極及び上記ドレイン電極にまたがる
半導体層（例えばａ −５ｉ ： Ｈ膜７）を上記絶縁
性基板上に形成する工程と、上記半導体層上にゲート絶
縁膜（例えばＳｉＯ□膜８）を介してゲート電極（例え
ばＭｏから成るゲート電極１０）を形成する工程と、エ
ネルギービーム（例えばＸｅＣｌエキシマ−レーザーに
よるレーザー光１１）を照射することにより上記半導体
層を結晶化させる工程とをそれぞれ具備している。
このようにすることによって、エネルギービーム照射に
より高温に加熱されたゲート電極、ソース電極及びドレ
イン電極から半導体層に供給される熱によりこの半導体
層を単結晶化させることができる。
より高温に加熱されたゲート電極、ソース電極及びドレ
イン電極から半導体層に供給される熱によりこの半導体
層を単結晶化させることができる。
以下本発明をＴＰＴの製造に適用した実施例につき図面
を参照しながら説明する。
を参照しながら説明する。
まず本発明の第１実施例につき説明する。
第１Ａ図に示すように、まず例えばガラス基板ｌ上にプ
ラズマＣＶＤ法（またはスパッタ法）により膜厚５００
〜１０００人のＳｉ島腹膜２バッファ層）を形成し、次
いでこのＳｉｎ、膜２上に膜厚１０００〜３０００人程
度のＭｏ膜３をスパッタ法等により形成した後、このＭ
Ｏ膜３上に膜厚１００〜５００人のｎ゛型ａ−Ｓｉ ：
Ｈ膜（水素化アモルファスＳｉ膜）４をプラズマＣＶ
Ｄ法により形成する。
ラズマＣＶＤ法（またはスパッタ法）により膜厚５００
〜１０００人のＳｉ島腹膜２バッファ層）を形成し、次
いでこのＳｉｎ、膜２上に膜厚１０００〜３０００人程
度のＭｏ膜３をスパッタ法等により形成した後、このＭ
Ｏ膜３上に膜厚１００〜５００人のｎ゛型ａ−Ｓｉ ：
Ｈ膜（水素化アモルファスＳｉ膜）４をプラズマＣＶ
Ｄ法により形成する。
次に上記ｎ゛型ａ −Ｓｔ ： Ｈ膜４及びＭｏ膜３の
所定部分を順次エツチング除去して、第１Ｂ図に示すよ
うに、所定形状のｎ０型ａ−Ｓｉ：Ｈ膜４ａｓ４ｂ及び
Ｍｏ膜３ａ、３ｂを形成する。なおこれらのｎ１型ａ
−Ｓｔ ： Ｈ膜４ａ及びＭｏ膜３ａがソース電極５を
構成し、ｎ″″″型ａ５ｉ ： Ｈ膜４ｂ及びＭ。
所定部分を順次エツチング除去して、第１Ｂ図に示すよ
うに、所定形状のｎ０型ａ−Ｓｉ：Ｈ膜４ａｓ４ｂ及び
Ｍｏ膜３ａ、３ｂを形成する。なおこれらのｎ１型ａ
−Ｓｔ ： Ｈ膜４ａ及びＭｏ膜３ａがソース電極５を
構成し、ｎ″″″型ａ５ｉ ： Ｈ膜４ｂ及びＭ。
膜３ｂがドレイン電極６を構成する。
次に第１Ｃ図に示すように、例えば膜厚１０００人のａ
−Ｓｔ ： Ｈ膜７をプラズマＣＶＤ法により全面に
形成した後、このａ −５ｉ ： Ｈ膜７上にゲート絶
縁膜を構成する膜厚２００〜２０００人の５ｉＯｔ膜８
を形成する。この後、必要に応じて０２または０、ガス
中でレーザーアニールを行うことによりＳｉＯ□膜８と
ａ −Ｓｔ ： Ｈ膜７との界面状態を改善した後、こ
の５ｉｆｔ膜８の全面にポジ型のフォトレジストを塗布
し、次いでガラス基板１の裏面側から例えばＸｅＣｌエ
キシマレーザ−による波長３０８ｎｍのレーザー光（図
示せず）を照射して上記フォトレジストの露光を行う。
−Ｓｔ ： Ｈ膜７をプラズマＣＶＤ法により全面に
形成した後、このａ −５ｉ ： Ｈ膜７上にゲート絶
縁膜を構成する膜厚２００〜２０００人の５ｉＯｔ膜８
を形成する。この後、必要に応じて０２または０、ガス
中でレーザーアニールを行うことによりＳｉＯ□膜８と
ａ −Ｓｔ ： Ｈ膜７との界面状態を改善した後、こ
の５ｉｆｔ膜８の全面にポジ型のフォトレジストを塗布
し、次いでガラス基板１の裏面側から例えばＸｅＣｌエ
キシマレーザ−による波長３０８ｎｍのレーザー光（図
示せず）を照射して上記フォトレジストの露光を行う。
この際、Ｍｏ膜３ａ、３ｂに入射した上記レーザー光は
これらのＭｏ膜３ａ、３ｂにより殆ど吸収されるため、
上記フォトレジストのうちのこれらのＭｏ膜３ａ、３ｂ
の上方に対応する部分のみが露光されない。この結果、
現像により、第１Ｃ図に示すように、Ｍｏ膜３ａ、３ｂ
と実質的に同一平面形状のフォトレジスｔ−９ａ、９ｂ
が形成される。
これらのＭｏ膜３ａ、３ｂにより殆ど吸収されるため、
上記フォトレジストのうちのこれらのＭｏ膜３ａ、３ｂ
の上方に対応する部分のみが露光されない。この結果、
現像により、第１Ｃ図に示すように、Ｍｏ膜３ａ、３ｂ
と実質的に同一平面形状のフォトレジスｔ−９ａ、９ｂ
が形成される。
次に全面にＭｏ膜を形成した後、リフトオフ法により、
すなわちフォトレジスト９ａ、９ｂをその上に形成され
た上記Ｍｏ膜と共に除去することによって、第１Ｄ図に
示すように所定形状のＭｏ膜から成るゲート電極１０を
形成する。
すなわちフォトレジスト９ａ、９ｂをその上に形成され
た上記Ｍｏ膜と共に除去することによって、第１Ｄ図に
示すように所定形状のＭｏ膜から成るゲート電極１０を
形成する。
次に第１Ｅ図に示すよ・うに、５ｉｎ２膜８、ａ −５
ｔ：Ｈ膜７及びｎ゛型ａ−Ｓｉ ： Ｈ膜４の所定部分
を順次エツチング除去することによりこれらの膜を島状
化すると共に、ソース電極５及びドレイン電極６を構成
するＭｏ膜３ａ、３ｂの一端部を露出させる。この結果
、Ｍｏ膜３ａ、３ｂの一端部が露出した状態でソース電
極５及びドレイン電極６のそれぞれにまたがるａ −Ｓ
ｉ ： Ｈ膜７が形成される。
ｔ：Ｈ膜７及びｎ゛型ａ−Ｓｉ ： Ｈ膜４の所定部分
を順次エツチング除去することによりこれらの膜を島状
化すると共に、ソース電極５及びドレイン電極６を構成
するＭｏ膜３ａ、３ｂの一端部を露出させる。この結果
、Ｍｏ膜３ａ、３ｂの一端部が露出した状態でソース電
極５及びドレイン電極６のそれぞれにまたがるａ −Ｓ
ｉ ： Ｈ膜７が形成される。
次に常温で上方からＸｅＣｌエキシマ−レーザーによる
波長３０８ｎｍのレーザー光１１を好ましくはパルス幅
１００ｎｓ以下、パワー密度１０ ’ Ｗ／ｃｍ”以上
の条件で全面に照射する。このレーザー光１１の照射に
より、Ｍｏから成るゲート電極１０と、露出している上
記Ｍｏ膜３ａ、３ｂの一端部とにおいて熱が発生する結
果、これらが全体的に高温に加熱される。この際、ゲー
ト電極１０で発生した熱はＳｉＯ□膜８を介して下層の
ａ −５ｔ ： Ｈ膜７に伝導されると共に、Ｍｏ膜３
ａ、３ｂで発生した熱も同様にこのａ −Ｓｉ ： Ｈ
膜７に伝導され、この熱によりａ −３ｉ ： Ｈ膜７
が加熱溶融される。この場合、ａ −３ｔ ： Ｈ膜７
のうちのソース電極５及びドレイン電極６に隣接する部
分、すなわちソース領域及びドレイン領域に対応する部
分にはゲート電極１０からの熱とソース電極５及びドレ
イン電極６からの熱とが供給されるため、ａ −Ｓｉ
： Ｈ膜７の温度プロファイルは、第２図に示すように
、ゲート電極１０の下方のチャネル領域の中心で最も温
度が低く、両端で最も温度が高い温度プロファイルとな
る。その結果、溶融したａ −５ｔ ： Ｈ膜７の固化
の際には、最も温度が低いチャネル領域の上記中心部分
から結晶化が始まり、次いでこの結晶化が膜の両端に向
かって進行するので、固化終了後には５ｔＯ２膜８との
界面に沿って単結晶領域１２ （クロスハツチングを施
した領域）が形成される。このようにして、チャネル領
域が単結晶ＳＮにより構成された５ｉＴＦＴが完成され
る。
波長３０８ｎｍのレーザー光１１を好ましくはパルス幅
１００ｎｓ以下、パワー密度１０ ’ Ｗ／ｃｍ”以上
の条件で全面に照射する。このレーザー光１１の照射に
より、Ｍｏから成るゲート電極１０と、露出している上
記Ｍｏ膜３ａ、３ｂの一端部とにおいて熱が発生する結
果、これらが全体的に高温に加熱される。この際、ゲー
ト電極１０で発生した熱はＳｉＯ□膜８を介して下層の
ａ −５ｔ ： Ｈ膜７に伝導されると共に、Ｍｏ膜３
ａ、３ｂで発生した熱も同様にこのａ −Ｓｉ ： Ｈ
膜７に伝導され、この熱によりａ −３ｉ ： Ｈ膜７
が加熱溶融される。この場合、ａ −３ｔ ： Ｈ膜７
のうちのソース電極５及びドレイン電極６に隣接する部
分、すなわちソース領域及びドレイン領域に対応する部
分にはゲート電極１０からの熱とソース電極５及びドレ
イン電極６からの熱とが供給されるため、ａ −Ｓｉ
： Ｈ膜７の温度プロファイルは、第２図に示すように
、ゲート電極１０の下方のチャネル領域の中心で最も温
度が低く、両端で最も温度が高い温度プロファイルとな
る。その結果、溶融したａ −５ｔ ： Ｈ膜７の固化
の際には、最も温度が低いチャネル領域の上記中心部分
から結晶化が始まり、次いでこの結晶化が膜の両端に向
かって進行するので、固化終了後には５ｔＯ２膜８との
界面に沿って単結晶領域１２ （クロスハツチングを施
した領域）が形成される。このようにして、チャネル領
域が単結晶ＳＮにより構成された５ｉＴＦＴが完成され
る。
この第１実施例によれば、ガラス基板１上にソース電極
５及びドレイン電極６を形成し、次いでａ −Ｓｔ ：
Ｈ膜７、ゲート絶縁膜８及びＭＯから成るゲート電極
１０を順次形成した後、ソース電極５及びドレイン電極
６を構成するＭＯ膜３ａ、３ｂの一部をエツチングによ
り露出させた状態でレーザー光１１を照射し、これによ
って加熱されたゲート電極１０及びＭｏ膜３ａ、３ｂか
ら供給される熱によりａ −Ｓｔ ： Ｈ膜７を溶融単
結晶化させて単結晶領域１２を形成しているので次のよ
うな種々の利点が得られる。すなわち、第１に、チャネ
ル領域を単結晶領域１２により構成することができるの
で、電子または正孔の移動度がバルクＳｉにおけるそれ
に匹敵する、特性が優れた５ｉＴＦＴを製造することが
できる。なお単結晶領域１２の幅は５０μｍ程度までは
実現可能であるのに対して、一般に用いられるＴＰＴの
チャネル長は０．５〜１０μｍであるので、実用上全て
のＴＰＴに対してチャネル領域を単結晶で構成すること
ができる。第２に、ゲート電極１０をソース電極５及び
ドレイン電極６に対してセルファラインで形成すること
ができるので、ゲート・ソース間及びゲート・ドレイン
間の寄生容量が小さく、従って高速動作の可能なＴＰＴ
を製造することが可能である。第３に、ゲート電極１０
形成用のフォトマスク等が不要であるためＴＰＴの製造
に用いるフォトマスクの枚数を従来に比べて低減するこ
とができる。第４に、レーザー光１１の照射によりゲー
ト電極１０及びＭｏ膜３ａ、３ｂで発生する熱を利用し
て常温でａ−Ｓｔ ： Ｈ膜７の溶融単結晶化を行って
いるので、製造工程を低温プロセス化することができ、
従って低融点のガラス基板１を用いることができる。
５及びドレイン電極６を形成し、次いでａ −Ｓｔ ：
Ｈ膜７、ゲート絶縁膜８及びＭＯから成るゲート電極
１０を順次形成した後、ソース電極５及びドレイン電極
６を構成するＭＯ膜３ａ、３ｂの一部をエツチングによ
り露出させた状態でレーザー光１１を照射し、これによ
って加熱されたゲート電極１０及びＭｏ膜３ａ、３ｂか
ら供給される熱によりａ −Ｓｔ ： Ｈ膜７を溶融単
結晶化させて単結晶領域１２を形成しているので次のよ
うな種々の利点が得られる。すなわち、第１に、チャネ
ル領域を単結晶領域１２により構成することができるの
で、電子または正孔の移動度がバルクＳｉにおけるそれ
に匹敵する、特性が優れた５ｉＴＦＴを製造することが
できる。なお単結晶領域１２の幅は５０μｍ程度までは
実現可能であるのに対して、一般に用いられるＴＰＴの
チャネル長は０．５〜１０μｍであるので、実用上全て
のＴＰＴに対してチャネル領域を単結晶で構成すること
ができる。第２に、ゲート電極１０をソース電極５及び
ドレイン電極６に対してセルファラインで形成すること
ができるので、ゲート・ソース間及びゲート・ドレイン
間の寄生容量が小さく、従って高速動作の可能なＴＰＴ
を製造することが可能である。第３に、ゲート電極１０
形成用のフォトマスク等が不要であるためＴＰＴの製造
に用いるフォトマスクの枚数を従来に比べて低減するこ
とができる。第４に、レーザー光１１の照射によりゲー
ト電極１０及びＭｏ膜３ａ、３ｂで発生する熱を利用し
て常温でａ−Ｓｔ ： Ｈ膜７の溶融単結晶化を行って
いるので、製造工程を低温プロセス化することができ、
従って低融点のガラス基板１を用いることができる。
なおチャネル領域には直接レーザー光１１が当たらない
ので、光照射により誘起される欠陥が生じないという利
点もある。
ので、光照射により誘起される欠陥が生じないという利
点もある。
次に本発明の第２実施例につき説明する。
第３Ａ図に示すように、第１実施例と同様にしてガラス
基板１上にＳｔ島腹膜２びＭｏ膜３を形成した後、この
Ｍｏ膜膜上上ｎ゛型Ｇｅ膜１３を形成する。
基板１上にＳｔ島腹膜２びＭｏ膜３を形成した後、この
Ｍｏ膜膜上上ｎ゛型Ｇｅ膜１３を形成する。
次に上記ｎ゛型Ｇｅ膜１３及びＭｏ膜３の所定部分を順
次エツチング除去して、第３Ｂ図に示すように、所定形
状のｎ１型Ｇｅ膜１３ａ、１３ｂ及び？ｌ。
次エツチング除去して、第３Ｂ図に示すように、所定形
状のｎ１型Ｇｅ膜１３ａ、１３ｂ及び？ｌ。
膜３ａ、３ｂを形成する。なおこれらのｎ゛型Ｇｅ膜１
３ａ及びＭｏ膜３ａによりソース電極５が構成され、ｎ
゛型Ｇｅ膜１３ｂ及びＭｏ膜３ｂによりドレイン電極６
が構成される。
３ａ及びＭｏ膜３ａによりソース電極５が構成され、ｎ
゛型Ｇｅ膜１３ｂ及びＭｏ膜３ｂによりドレイン電極６
が構成される。
次に第３Ｃ図に示すように、全面にａ −Ｇｅ膜膜層４
ゲート絶縁膜を構成するＳｉｎｇ膜８及びＴｉ膜１５を
順次形成する。
ゲート絶縁膜を構成するＳｉｎｇ膜８及びＴｉ膜１５を
順次形成する。
次に第３Ｄ図に示すように、上記Ｔｉ膜１５．５ｉＯｚ
膜８、ａ−Ｇｅ膜膜層４びｎ″′型Ｇｅ膜１３ａ、１３
ｂの所定部分をエツチング除去して、これらの膜を島状
化し、同時に所定形状のＴｉ膜から成るゲート電極１０
を形成すると共に、ＭＯ膜３ａ、３ｂの一端部を露出さ
せた後、第１実施例と同様にしてＸｅＣｌエキシマ−レ
ーザーによるレーザー光１１を全面に照射する。このレ
ーザー光１１の照射により、Ｔｉから成る上記ゲート電
極１０及びＭ。
膜８、ａ−Ｇｅ膜膜層４びｎ″′型Ｇｅ膜１３ａ、１３
ｂの所定部分をエツチング除去して、これらの膜を島状
化し、同時に所定形状のＴｉ膜から成るゲート電極１０
を形成すると共に、ＭＯ膜３ａ、３ｂの一端部を露出さ
せた後、第１実施例と同様にしてＸｅＣｌエキシマ−レ
ーザーによるレーザー光１１を全面に照射する。このレ
ーザー光１１の照射により、Ｔｉから成る上記ゲート電
極１０及びＭ。
膜３ａ、３ｂが高温に加熱され、これらのゲート電極１
０及びＭｏ膜３ａ、３ｂで発生した熱が第１実施例にお
けると同様にしてａ−Ｇｅ膜膜層４伝導される結果、こ
のａ−Ｇｅ膜膜層４加熱溶融される。
０及びＭｏ膜３ａ、３ｂで発生した熱が第１実施例にお
けると同様にしてａ−Ｇｅ膜膜層４伝導される結果、こ
のａ−Ｇｅ膜膜層４加熱溶融される。
この結果、ａ−Ｇｅ膜膜層４温度プロファイルは、第４
図に示すように、第２図と同様にチャネル領域の中心部
で最低温度となり、中心から離れるに従って温度が高く
なるという傾向を示す、従って、結晶化はａ−Ｇｅ膜膜
層４中心部から始まり、両端に向かって進行するので、
固化後にはＳｉＯ２膜８との界面に沿って単結晶領域１
２が形成され、これによってＧｅＴ Ｆ Ｔが完成され
る。
図に示すように、第２図と同様にチャネル領域の中心部
で最低温度となり、中心から離れるに従って温度が高く
なるという傾向を示す、従って、結晶化はａ−Ｇｅ膜膜
層４中心部から始まり、両端に向かって進行するので、
固化後にはＳｉＯ２膜８との界面に沿って単結晶領域１
２が形成され、これによってＧｅＴ Ｆ Ｔが完成され
る。
この第２実施例によれば、第１実施例と同様に、チャネ
ル領域を単結晶Ｇｅにより構成することができるので移
動度の高い優れた特性のＧｅＴＦＴを製造することがで
き、低温プロセスであるので低融点のガラス基板１を用
いることができる等の利点を有する。
ル領域を単結晶Ｇｅにより構成することができるので移
動度の高い優れた特性のＧｅＴＦＴを製造することがで
き、低温プロセスであるので低融点のガラス基板１を用
いることができる等の利点を有する。
以上本発明の実施例につき説明したが、本発明は上述の
２つの実施例に限定されるものではな（、本発明の技術
的思想に基づ（各種の変形が可能である。例えば、上述
の２つの実施例においては、加熱のためのエネルギービ
ームとしてＸｅＣ７！エキシマ−レーザーによるレーザ
ー光１１を用いているが、必要に応じてＸｅＦｅキシマ
−レーザー（波長３５１ｎｍ） 、 ＫｙＦエキシマ−
レーザー（波長２４８ｎｍ） 、へｒＦエキシマーレー
ザー、Ａｒレーザー（波長４８８ｎｍ）等によるレーザ
ー光、さらには電子ビーム、イオンビーム等の各種エネ
ルギービームを用いることが可能である。また上述の２
つの実施例においては、ソース電極５及びドレイン電極
６をＭｏで構成し、ゲート電極ｌＯをＭｏまたはＴｉで
構成したが、第５図に示すように、例えばこれらのゲー
ト電極１０、ソース電極５及びドレイン電極６をＷ１Ｔ
１％ Ｐｔ、Ｃｒ等のレーザー光１１の反射率の小さい
金属により構成するか、またはゲート電極１０をソース
電極５及びドレイン電極６を構成する金属よりも反射率
の小さい金属により構成することによって、上述の２つ
の実施例ど同様の目的を達成することが可能である。な
お例えば第２実施例においてゲート電極１０を反射率の
極めて大きいＡＮにより構成した場合には、ａ −Ｇｅ
膜膜層４チャネル領域への熱供給はソース電極５及びド
レイン電極６から殆ど行われるので、特にチャネル長の
短いＴＰＴのチャネル領域の結晶化に効果的である。な
お参考のため次表にゲート電極１０、ソース電極５及び
ドレイン電極６の材料として用いることのできる金属の
例をその融点と共に示す。
２つの実施例に限定されるものではな（、本発明の技術
的思想に基づ（各種の変形が可能である。例えば、上述
の２つの実施例においては、加熱のためのエネルギービ
ームとしてＸｅＣ７！エキシマ−レーザーによるレーザ
ー光１１を用いているが、必要に応じてＸｅＦｅキシマ
−レーザー（波長３５１ｎｍ） 、 ＫｙＦエキシマ−
レーザー（波長２４８ｎｍ） 、へｒＦエキシマーレー
ザー、Ａｒレーザー（波長４８８ｎｍ）等によるレーザ
ー光、さらには電子ビーム、イオンビーム等の各種エネ
ルギービームを用いることが可能である。また上述の２
つの実施例においては、ソース電極５及びドレイン電極
６をＭｏで構成し、ゲート電極ｌＯをＭｏまたはＴｉで
構成したが、第５図に示すように、例えばこれらのゲー
ト電極１０、ソース電極５及びドレイン電極６をＷ１Ｔ
１％ Ｐｔ、Ｃｒ等のレーザー光１１の反射率の小さい
金属により構成するか、またはゲート電極１０をソース
電極５及びドレイン電極６を構成する金属よりも反射率
の小さい金属により構成することによって、上述の２つ
の実施例ど同様の目的を達成することが可能である。な
お例えば第２実施例においてゲート電極１０を反射率の
極めて大きいＡＮにより構成した場合には、ａ −Ｇｅ
膜膜層４チャネル領域への熱供給はソース電極５及びド
レイン電極６から殆ど行われるので、特にチャネル長の
短いＴＰＴのチャネル領域の結晶化に効果的である。な
お参考のため次表にゲート電極１０、ソース電極５及び
ドレイン電極６の材料として用いることのできる金属の
例をその融点と共に示す。
また上述の２つの実施例においては、ａ −Ｓｉ ：Ｈ
膜７またはａ Ｇｅ膜膜層４形成してこれをレーザー
光１１の照射を利用して結晶化させることにより単結晶
領域１２を形成して′いるが、これらの膜の代わりに多
結晶Ｓｉ膜または多結晶Ｇｅ膜を形成し、これを再結晶
化させることによっても単結晶領域１２を形成すること
が可能である。さらにまた、必要に応じて上述の２つの
実施例で用いたＳｉ、Ｇｅ以外の各種半導体のアモルフ
ァス膜または多結晶膜を用いることも可能である。なお
参考のため本発明における半導体層として用いることの
できる半導体の例をその融点及びバンドギャップと共に
次表に示す。
膜７またはａ Ｇｅ膜膜層４形成してこれをレーザー
光１１の照射を利用して結晶化させることにより単結晶
領域１２を形成して′いるが、これらの膜の代わりに多
結晶Ｓｉ膜または多結晶Ｇｅ膜を形成し、これを再結晶
化させることによっても単結晶領域１２を形成すること
が可能である。さらにまた、必要に応じて上述の２つの
実施例で用いたＳｉ、Ｇｅ以外の各種半導体のアモルフ
ァス膜または多結晶膜を用いることも可能である。なお
参考のため本発明における半導体層として用いることの
できる半導体の例をその融点及びバンドギャップと共に
次表に示す。
また上述の２つの実施例においては、基板としてガラス
基板１を用いたが、必要に応じて石英ガラス基板、プラ
スチック基板等の各種絶縁性基板を用いることが可能で
ある。なお参考のため第６図に石英ガラス及びプラスチ
ック材料の一例としてポリメタクリル酸メチル（ＰＭＭ
Ａ）の光透過率（Ｔ）の光の波長（λ）依存性を示す。
基板１を用いたが、必要に応じて石英ガラス基板、プラ
スチック基板等の各種絶縁性基板を用いることが可能で
ある。なお参考のため第６図に石英ガラス及びプラスチ
ック材料の一例としてポリメタクリル酸メチル（ＰＭＭ
Ａ）の光透過率（Ｔ）の光の波長（λ）依存性を示す。
さらに上述の２つの実施例における５ｉｆｔ膜２及びＳ
ｉＯ□膜８の代わりに５ｉｙＮａ膜を用いることが可能
であり、さらにはＳｉＯ□膜２は必要に応じて省略可能
である。
ｉＯ□膜８の代わりに５ｉｙＮａ膜を用いることが可能
であり、さらにはＳｉＯ□膜２は必要に応じて省略可能
である。
なお例えば第１Ｅ図に示す状態でレーザー光１１の照射
前にＳｉｎｇ膜８を介してｎ型またはｐ型の不純物をａ
−Ｓｔ ： Ｈ膜７中にイオン注入したり、５ｉｎｔ
膜８をゲート電極１０と同一形状にエツチングしてａ
−３ｉ ： Ｈ膜７の両端部を露出させた後、ＰＨｓま
たはＢ、）１．ガスを含む３囲気中でレーザー光１１を
照射してＰまたはＢをａ−Ｓｉ： Ｈ膜７中に拡散（Ｇ
ａｓ Ｉｍｍｅｒｓｉｏｎ Ｌａ５ｅｒ Ｄｏｐｉｎｇ
、ＧＩＬＤ）させたりすることによってソース領域及び
ドレイン領域を形成するようにすれば、ｎ゛型ａ−５ｔ
： Ｈ膜４を省略可能である。
前にＳｉｎｇ膜８を介してｎ型またはｐ型の不純物をａ
−Ｓｔ ： Ｈ膜７中にイオン注入したり、５ｉｎｔ
膜８をゲート電極１０と同一形状にエツチングしてａ
−３ｉ ： Ｈ膜７の両端部を露出させた後、ＰＨｓま
たはＢ、）１．ガスを含む３囲気中でレーザー光１１を
照射してＰまたはＢをａ−Ｓｉ： Ｈ膜７中に拡散（Ｇ
ａｓ Ｉｍｍｅｒｓｉｏｎ Ｌａ５ｅｒ Ｄｏｐｉｎｇ
、ＧＩＬＤ）させたりすることによってソース領域及び
ドレイン領域を形成するようにすれば、ｎ゛型ａ−５ｔ
： Ｈ膜４を省略可能である。
本発明によれば、エネルギービーム照射により高温に加
熱されたゲート電極、ソース電極及びドレイン電極から
半導体層に供給される熱によりこの半導体層を単結晶化
させることができ、従ってチャネル領域が単結晶の半導
体で構成された、特性の優れた半導体装置を製造するこ
とができる。
熱されたゲート電極、ソース電極及びドレイン電極から
半導体層に供給される熱によりこの半導体層を単結晶化
させることができ、従ってチャネル領域が単結晶の半導
体で構成された、特性の優れた半導体装置を製造するこ
とができる。
また製造工程を低温プロセス化することができるので、
低融点の基板を用いることができる。
低融点の基板を用いることができる。
第１Ａ図〜第１Ｅ図は本発明の第１実施例による５ｉＴ
ＦＴの製造方法を工程順に示す断面図、第２図はレーザ
ー光照射により加熱されたａ −３ｔ ：Ｉ］膜の温度
プロファイルを示すグラフ、第３Ａ図〜第３Ｄ図は本発
明の第２実施例によるＧｅＴＦＴの製造方法を工程順に
示す断面図、第４図はレーザー光照射により加熱された
ａ −Ｇｅ膜の温度プロファイルを示すグラフ、第５図
は種々の金属の光反射率（Ｒ）の光の波長（λ）依存性
を示すグラフ、第６図は基板材料の光透過率（Ｔ）の光
の波長（λ）依存性を示すグラフである。 なお図面に用いた符号において、 ｌ−・−・−・−・−・−・ガラス基板２．８・・・−
−−−−−−５ｔ Ｏ□膜３・−一一〜−−〜−−−−
−−−・・−ＭＯ膜５−−−−−一・・・−・−−−−
−−ソース電極６−・・−−−一一一−−−〜−−−−
−−ドレイン電極７−−−−−・−−−−ｍ−・−−−
−−−ａ −Ｓｔ ： Ｈ膜１０−・・−−−−−−一
−・−ゲート電極１１・・−・−・−・−・・レーザー
光１２−・−・・−〜−−−・−単結晶領域１４−・−
−−−−−−−−−−−ａ −Ｇｅ膜１５−・−・−・
・・−Ｔ ｉ膜 である。
ＦＴの製造方法を工程順に示す断面図、第２図はレーザ
ー光照射により加熱されたａ −３ｔ ：Ｉ］膜の温度
プロファイルを示すグラフ、第３Ａ図〜第３Ｄ図は本発
明の第２実施例によるＧｅＴＦＴの製造方法を工程順に
示す断面図、第４図はレーザー光照射により加熱された
ａ −Ｇｅ膜の温度プロファイルを示すグラフ、第５図
は種々の金属の光反射率（Ｒ）の光の波長（λ）依存性
を示すグラフ、第６図は基板材料の光透過率（Ｔ）の光
の波長（λ）依存性を示すグラフである。 なお図面に用いた符号において、 ｌ−・−・−・−・−・−・ガラス基板２．８・・・−
−−−−−−５ｔ Ｏ□膜３・−一一〜−−〜−−−−
−−−・・−ＭＯ膜５−−−−−一・・・−・−−−−
−−ソース電極６−・・−−−一一一−−−〜−−−−
−−ドレイン電極７−−−−−・−−−−ｍ−・−−−
−−−ａ −Ｓｔ ： Ｈ膜１０−・・−−−−−−一
−・−ゲート電極１１・・−・−・−・−・・レーザー
光１２−・−・・−〜−−−・−単結晶領域１４−・−
−−−−−−−−−−−ａ −Ｇｅ膜１５−・−・−・
・・−Ｔ ｉ膜 である。
Claims (1)
- 【特許請求の範囲】 絶縁性基板上にソース電極及びドレイン電極を形成する
工程と、 上記ソース電極及び上記ドレイン電極のそれぞれが部分
的に露出した状態で上記ソース電極及び上記ドレイン電
極にまたがる半導体層を上記絶縁性基板上に形成する工
程と、 上記半導体層上にゲート絶縁膜を介してゲート電極を形
成する工程と、 エネルギービームを照射することにより上記半導体層を
結晶化させる工程とをそれぞれ具備することを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60178921A JPH073824B2 (ja) | 1985-08-14 | 1985-08-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60178921A JPH073824B2 (ja) | 1985-08-14 | 1985-08-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6239068A true JPS6239068A (ja) | 1987-02-20 |
| JPH073824B2 JPH073824B2 (ja) | 1995-01-18 |
Family
ID=16056974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60178921A Expired - Lifetime JPH073824B2 (ja) | 1985-08-14 | 1985-08-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH073824B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02138725A (ja) * | 1988-06-28 | 1990-05-28 | Ricoh Co Ltd | 半導体基板の製造方法 |
| JPH02283073A (ja) * | 1989-04-25 | 1990-11-20 | Seiko Epson Corp | 半導体装置の製造方法 |
| EP0459763A1 (en) * | 1990-05-29 | 1991-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Thin-film transistors |
| US6475839B2 (en) | 1993-11-05 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing of TFT device by backside laser irradiation |
| JP2007311442A (ja) * | 2006-05-17 | 2007-11-29 | Hitachi Ltd | 有機薄膜トランジスタおよびその製造装置と製造方法 |
-
1985
- 1985-08-14 JP JP60178921A patent/JPH073824B2/ja not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02138725A (ja) * | 1988-06-28 | 1990-05-28 | Ricoh Co Ltd | 半導体基板の製造方法 |
| JPH02283073A (ja) * | 1989-04-25 | 1990-11-20 | Seiko Epson Corp | 半導体装置の製造方法 |
| EP0459763A1 (en) * | 1990-05-29 | 1991-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Thin-film transistors |
| US5313075A (en) * | 1990-05-29 | 1994-05-17 | Hongyong Zhang | Thin-film transistor |
| US5523240A (en) * | 1990-05-29 | 1996-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor with a halogen doped blocking layer |
| US6607947B1 (en) | 1990-05-29 | 2003-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with fluorinated layer for blocking alkali ions |
| US7355202B2 (en) | 1990-05-29 | 2008-04-08 | Semiconductor Energy Co., Ltd. | Thin-film transistor |
| US6475839B2 (en) | 1993-11-05 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing of TFT device by backside laser irradiation |
| US6617612B2 (en) * | 1993-11-05 | 2003-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a semiconductor integrated circuit |
| JP2007311442A (ja) * | 2006-05-17 | 2007-11-29 | Hitachi Ltd | 有機薄膜トランジスタおよびその製造装置と製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH073824B2 (ja) | 1995-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59195871A (ja) | Ｍｏｓ電界効果トランジスタの製造方法 | |
| JPS60245124A (ja) | 半導体装置の製法 | |
| JPS60245172A (ja) | 絶縁ゲイト型半導体装置 | |
| TW200423207A (en) | Semiconductor device and method of fabricating the same | |
| JPH03244136A (ja) | 薄膜トランジスタの製造方法 | |
| JPH1050607A (ja) | 半導体装置の製造方法 | |
| JPS6239068A (ja) | 半導体装置の製造方法 | |
| JPS60150618A (ja) | 半導体装置の製造方法 | |
| JPS60202931A (ja) | 半導体装置の製造方法 | |
| JP2534980B2 (ja) | 結晶性半導体薄膜の製造方法 | |
| JPH0917729A (ja) | 半導体装置の製造方法 | |
| JPH0629212A (ja) | 半導体装置の製造方法 | |
| JPS621220A (ja) | 欠陥が局在された配向シリコン単結晶膜を絶縁支持体上に製造する方法 | |
| JPS6356912A (ja) | 再結晶半導体薄膜の製造方法 | |
| JP2838155B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3148295B2 (ja) | 薄膜多結晶シリコンの製造方法 | |
| JP2831006B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6159820A (ja) | 半導体装置の製造方法 | |
| JPS5928328A (ja) | 半導体装置の製造方法 | |
| JP2771812B2 (ja) | 半導体装置の製造方法 | |
| JPH03284831A (ja) | 半導体薄膜の形成方法 | |
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JPS5825220A (ja) | 半導体基体の製作方法 | |
| JPH09232584A (ja) | 半導体装置の製造方法 | |
| JPH0697196A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |