JPS6242277A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、描画演算制御部により発生されるウィンドウ
パターンによって画像演算を規制し得るようにした画像
処理装置に関する。

（従来の技術） 従来、工業用ロボットのセンサからの画像は、表示画面
に対応する記憶領域を有するフレームメモリなどのバッ
ファメモリに記憶され、この画像データに含まれるオブ
ジェクトの位置判別や形状認識は、フレームメモリの全
情報について所定の画像処理演算を行なうことにより実
現されている。

（発明が解決しようとする問題点） このような従来の画像処理装置では、フレームメモリの
画像データのすべてについて演算を施さなくても所望す
る結果を得ることができる場合があるが、フレームメモ
リに格納されている画像データに対して専用の画像処理
演算プロセッサにより演算処理を実行する様な場合でも
、指定されたフレームメモリの全情報についての画像処
理演算をせざるをえず、画像演算の時間が長くなる。

そこで、メインプロセッサでフレームメモリを指定する
ときに、同時にウィンドウパターン情報を出力し、フレ
ームメモリに格納されている画像の特徴認識に必要な領
域を指定するビットパターンを予め別のフレームメモリ
に形成し、このビットパターンによって画像処理の領域
制限を行なう方法が考えられている。しかしメインプロ
セッサでウィンドウデータを発生させて記憶しておくた
めには、その記憶容量を増大させなければならず、また
演算時間が長くなって、効率良い画像処理が不可使であ
るという問題点があった。

本発明は、Ｌ記問題点を解決するためになされたもので
、フレームメモリに対応する大きさのウィンドウメモリ
に描画演算制御部を付加し、ウィンドウパターンをそこ
で発生させ、フレームメモリの各画素毎に演算の有効、
無効を指定することで、効率良い画像処理を実現できる
画像処理装置を提供することを目的にしている。

（問題点を解決するための手段） −１−述の［目的を達成するために、本発明の画像処理
装置では、画像処理演算を行なうプロセッサと、このプ
ロセッサの処理対象となる画像が格納されるフレームメ
モリと、このフレームメモリに対応する大きさを有して
前記プロセッサでの演算の有効、無、効を指定するため
のビットパターンを記ｔＱするウィンドウメモリと、こ
のウィンドウメモリに対してビットパターンを発生゛さ
せる描画演算制御部と、この描画演算制御部に所定のビ
ットパターン発生用のコマンドデータを与えるメインプ
ロセッサとをＡ備している。

（作用） 従って、描画制御機能を持つＣＲＴコントローラ（以下
、巾にＣＲＴコントローラという）と接続されたウィン
ドウメモリに、指定されたフレームメモリの処理対象に
応じてビットパターンを形成することができ、これによ
りフレームメモリの特定された領域での画像データに２
いてのみ画像処理を行なうようにしている。

（実施例） 以下、図面を参照しながら本発明の一実施例を説明する
。

第１図は、本発明の画像処理装置のブロック図であり、
第２図は、ＣＲＴコントローラの内部構成の一例を説明
するための概略図である。

第１図において、画像処理演算を行なうプロセッサｌは
フレームメモリ２と接続されている。

このフレームメモリ２は複数秋分用意され、それぞれに
１フレ一ム分の画像データが縦、横複数の画素データと
して２次元的に格納されている。３はＡＤコンバータで
、ビデオカメラから送出されるアナログ画像データをデ
ィジタル信号に変換してバストランスミッタレシーバ４
を介してフレームメモリ２に書込むようになっている。

５は、上記フレームメモリ２に対応する大きさのウィン
ドウメモリで、プロセッサｌで実行される画像処理演算
の有効、無効を指定するためのビットパターンを記憶し
ている。このウィンドウメモリ５は、描画演算制御機能
を持つＣＲＴコントローラ６に接続されるとともに、プ
ロセッサ１にも接続される。

ＣＲＴコントローラ６は、ビデオカメラからの画像デー
タを取込むための同期信号を発生し、１フレームづつ画
像を上記フレームメモリ２に記憶させるとともに、図示
しないＣＲＴなどの表示装置に所定のフレームメモリ２
からの画像を読出す機能を有する制御回路で、ホストＣ
ＰＵ７のメインバス８と接続されている。そして、この
ホストＣＰＵ７で指定されるビットパターン発生用のコ
マンドデータを受は取って、このＣＲＴコントローラ６
はウィンドウメモリ５に記憶させるビットパターンを発
生し、あるいはウィンドウメモリ５が記憶しているビッ
トパターンを書換えるようにしてる。

なお、９は、バストランスミッタレシーバ４と同様のバ
ストランスミッタレシーバで、画素データをフレームメ
モリ２どの間で高速転送可能なりＭＡバスｌＯと」ニ記
メインバス８とを接続している。

上記ＣＲＴコントローラ６は、独立にマイクロプログラ
ム制御される３つのプロセッサ、つまり描画プロセー、
す１１、表示プロセッサ１２、タイミングプロセッサ１
３と、ホストＣＰＵ７側のインタフェイス１４、ＣＲＴ
側のインタフェイス１５とから構成されている。

第３図は、ＣＲＴコントローラ６において描画演算制御
機能を有する描画プロセッサ１１の構成を示している。

ＣＲＴコントローラ６は、一般にホストＣＰＵ７から送
られてくるコマンド／パラメータに基づきウィンドウメ
モリ５との間でのデータの授受を制御しており、こうし
た描画処理動作は、次の３つの演算制御部により高速か
つ効率良く実行されている。つまり、ホストＣＰＵのコ
マンドデータを解析してそのコマンドデータに対するマ
イクロプログラム化されたアルゴリズムに従って描画点
の変化量を画素中位で演算する描画アルゴリズム制御Ｍ
　Ｉ　１．１　、算出された画素変化場などを基に、描
画すべき画素位置に対応する八ツファ−１−のアドレス
を算出する描画点アドレス生成部１１２、これら描画ア
ルゴリズム制御部１１１、描画点アドレス生成部１１２
で算出された描画点に対し、バー、ファのリードデータ
と描画データとの間での演算を行なって再度バッファへ
の害込みを行なう論理演算部１１３とを有している。

したがって、こうした描画プロセッサｌ】を有するＣＲ
Ｔコントローラ６を使用すれば、ホストＣＰＵ７から転
送されるビットパターン発生用のコマンドデータを解釈
し、ウィンドウメモリ５に対して高速に描画処理が行な
われる。すなわち、図形発生アルゴリズムに基いて順次
描画点アドレスを生成し、画像データの指定された画素
に対し所定の論理演算を行なう、また、１−記表示プロ
セッサ１２〒は、ＣＲＴ上に表示する画面フォーマット
に応じてフレームメモリ２の表示アドレスを制御してい
る。タイミングプロセッサ１３は１、ＣＲＴ同期信号や
コントローラ６内部で必要な各種タイミング信号を発生
するものである。

なお、ＣＰＵ側のインタフェイス１４は、汎用マイクロ
プロセッサと接続可能にする非同期パスインタフェイス
制御機能、ＤＭＡコントローラに対する制御機能、割込
み制御機能を備えており、ホストＣＰＵ７からウィンド
ウメモリ５へのビットパターンを占込み、かつそれを書
換えるために読出すことができる。ＣＲＴ側のインタフ
ェイス１５は、ビデオカメラおよびＣＲＴに対する同期
り制御信号、画像データ信号の入出力を行なって。

書込みアドレスと表示アドレスとを種々の動作モードに
応じてダイナミックに切り替え可能に構成されている。

このように構成された画像処理装置において。

フレームメモリ２の所定画像データをアクセスして、画
像内のオブジェクトの特徴認識のための画像演算を行な
うとき、ウィンドウメモリ５には特定されたフレームメ
モリ２に対応した大きさで画像処理演算プロセッサｌで
の演算の有効、無効を指定するビットパターンが形成さ
れ、その有効ビットを参照しながら画像処理を実行して
いくことができる。また、ウィンドウメモリ５を複数個
設けて、そこに形成されるビットパターンによって規制
されるウィンドウ情報を、処理対象の画像に応じてホス
ｌ−ＣＰ　Ｕ　７からのコマンドデータで指定すること
ができ、更に必要に応じてＣＲＴコントローラ６から表
示装置で表示しながら容易にパターンの変更設定も可能
である。

しかも、ビデオカメラに同期してフレームメモリ２にデ
ータを取込むためのＣＲＴコントローラ６を使用して、
ウィンドウメモリ５への描画処理を実行しているので、
特別の描画演算制御装置を用意しなくても、ホス）ＣＰ
Ｕ７の処理機能を使わずにビデオカメラからの画像デー
タに対して高速な画像処理が可能である。このときホス
）ＣＰＵ７からは、ロボットの処理対象の形状、大きさ
、面積、頂点、辺の長さなどに応じたコマンドデータを
出力すればよい。

なお、本発明の画像処理装置は、ト記実施例に限定され
るものでなく、ＣＲＴコントローラの構成などについて
は、種々の方法が可能であり、また画像中の処理対象物
の特徴に応じてウィンドウパターンの設定を予め決定し
ておくなど、種々に工夫して実施できるものであること
はいうまでもない。

（発明の効果） 以上説明したように、本発明によれば、従来ではフレー
ムメモリの中に設定されていたウィンドウパターンを、
ＣＲＴコントローラからそれに接続されたウィンドウメ
モリに発生させることができるので、メインＣＰＵの記
憶容量が低減でき、かつフレームメモリの各画素毎に演
算の有効、無効を指定することで、効率良い画像処理を
実現できる画像処理装置が提供できる。

【図面の簡単な説明】

第１図は、本発明の画像処理装置を示すブロック図、第
２図は、ＣＲＴコントローラの一例を示す構成説明図、
第３図は、描画用プロセッサの構成を示すブロック図で
ある。 １・・・画像処理演算プロセッサ、２・・・フレームメ
モリ、５・・・ウィンドウメモリ、６・・・ＣＲＴコン
トローラ、７・・・ホストＣＰＵ、。

Claims (2)

【特許請求の範囲】
1. （１）画像処理演算を行なうプロセッサと、このプロセ
   ッサの処理対象となる画像が格納されるフレームメモリ
   と、このフレームメモリに対応する大きさを有して前記
   プロセッサでの演算の有効、無効を指定するためのビッ
   トパターンを記憶するウィンドウメモリと、このウィン
   ドウメモリに対してビットパターンを発生させる描画演
   算制御部と、この描画演算制御部に所定のビットパター
   ン発生用のコマンドデータを与えるメインプロセッサと
   を具備し、前記フレームメモリの処理対象に応じてビッ
   トパターンを形成し、これにより特定されるフレームメ
   モリの領域にある画像データについてのみ画像処理を行
   なうようにしたことを特徴とする画像処理装置。
2. （２）前記ウィンドウメモリを複数個設けて、処理対象
   の画像に応じたビットパターンを記憶しているウィンド
   ウメモリを選択するようにしたことを特徴とする特許請
   求の範囲第（１）項に記載の画像処理装置。